基于ARM的快速原型化平台的方案

1 背景介绍

在日益信息化的社会中，各种各样的嵌入式系统已经全面渗透到日常生活的每一个角落。嵌入式系统的功能越来越复杂，这就使得一个嵌入式系统产品从市场需求立项到方案选择、样机研制、定型量产所需要的开发费用越来越多，所需开发时间越来越长。因此，高效的嵌入式系统设计方法就显得尤为重要。

1.1 传统的嵌入式系统设计方法

嵌入式系统开发的关键就是对核心部分进行功能验证。传统的验证方法是建模模拟和制作目标板评估。

通过建模来进行功能验证存在不足。首先就是耗时和准确性互相矛盾。建立高层次的模型需要的时间短，但是模拟不够准确。相反，低层次的模型可以达到满意的评估效果，但是建模耗时长。其次，建模模拟是静态的过程，不能很好地反映系统实际运行的情况。好的目标板，各部分连接已经固定。如果需要改动部分连接，只能重新设计制版。这样一来就会大大延长产品的上市时间，还会增加开发费用。新推出的嵌入式系统产品，开始设计时比较难把所有的技术细节考虑清楚，有时甚至是边设计边修改性能指标，因此直接制作专用的目标板原型已经不太适合复杂的嵌入式系统产品的设计。

1.2 嵌入式系统模块化设计方法

嵌入式系统设计要求做到可测性、高效性和灵活性。目前，嵌入式系统物理尺寸越来越小，功能越来越复杂。为了方便调试、维护系统，完全可测显得极为重要。另一方面，模块化的设计方法越来越引起人们的关注。模块化设计方法将复杂的系统合理地划分出不同的功能模块，然后充分利用已有的模块，设计新的模块，最后将这些模块连接起来组成目标系统。模块化的设计方法减少全新的设计、降低开发难度、节省开发成本、缩短开发时间，是一种高效的嵌入式系统设计方法。另外，各个模块连接的灵活性是非常重要的，它直接决定模块的组合能力。

2 基于ARM核的快速原型化平台

嵌入式系统硬件有如下特点：

1、嵌入式硬件以嵌入式处理器为核心。嵌入式处理器的种类众多，功能各异。

2、相对嵌入式处理器，嵌入式系统外设的种类较少，接口标准也比较统一。

3、随着EDA的发展，SOC(system on chip)的应用越来越广泛。

2.1 ARM核处理器的特点

ARM核处理器因为其低成本、低功耗、高性能的优点广泛应用于嵌入式系统。基于ARM核处理器是高度集成的SOC，包括ARM核和各种各样的外设。图1是基于ARM核处理器的常见结构。存储器控制接口为外接存储器提供了总线接口。该总线接口支持不同种类的存储器芯片以及不同的存储操作。此外，还可以用该总线来扩展外设。片内外设包括中断控制器.html" target="_blank">控制器、OS定时器、UART、I2C、PWM和AC97等等。在这些片内外设中，有些信号是复用的，这样做的好处是方便用户使用。用户如需要片内外设，只需要配置相关的寄存把片内外设连接到通用I/O即可，非常灵活，例如USB接口的服务器/客户端。有些片内外设有专用的信号。用户通过连接或者扩展这些通用I/O和专用I/O来使用片内外设。当片内外设不能完成目标系统的功能时，需要通过总线来扩展特殊的外设芯片。

图1(ARM核处理器框图)

图2 (ARM核处理器的嵌入式系统的框图)

2.2 基于ARM的快速原型化平台的实现

图2是基于ARM核处理器的嵌入式系统的框图。该系统分成两个部分，一部分是最小系统，由嵌入式ARM核处理器和存储器组成;另外一部分包括从嵌入式处理器片内外设接口直接扩展的外设和通过总线扩展的外设。为了充分利用模块化设计方法，这些部分应该能够通过灵活的互连组成一个平台。灵活的互连功能由互连模块完成。

可编程器件如CPLD和FPGA，可以在系统编程，修改连接只需要修改相应的控制程序即可，非常方便灵活。CPLD成本低，运行速度快，但是集成度比较低。FPGA集成度高，可以实现CPLD很难实现的复杂的逻辑功能，例如内嵌逻辑分析仪程序，获取必要的信号，完成系统在线测试。FPGA另外一个优势就是可以动态配置，例如系统上电时配置自检程序，自检通过后再配置实际工作的程序。最后，在FPGA里面嵌入CPU软核，进行SOC的开发。所以可编程互连模块选用FPGA来组成。

为了确定可编程互连模块的插入位置，再来分析图2嵌入式系统的结构。

最小系统决定了整个系统的处理能力，是整个系统的核心。常用的嵌入式处理器的时钟周期已经高达400MHz，并且会进一步发展。连接处理器的总线速度和存储器芯片的速度也超过了100MHz。FPGA引脚到引脚的延时是几个纳秒的数量级，所以FPGA模块的插入会降低整个系统的处理速度。故在处理器和存储器之间不能插入FPGA模块。外设可以使得嵌入式系统和实际应用环境进行通信和交互操作。通常外设已经高度模块化并且相互独立，在外设之间几乎不会有柔性连接的要求，而且处理器和外设之间的数据通信速度比最小系统的运行速度要慢很多。因此，用互连模块取代最小系统和外设之间的直接物理连接是切实可行的。

按照这种思路，设计出了如图3所示的快速原型化平台。

图3(快速原型化平台)

图3中，可编程互连模块是快速原型化平台的核心部分。常用的外设部分包括：网卡，USB接口，LVDS接口，RS-232接口，RS-485接口，音频AC`97接口，PCMCIA/CF卡接口。这些常用外设就是前文提到的可重复利用的模块。由于嵌入式处理器的总线、通用I/O、专用I/O和各种外设都连接在可编程互连模块上，因此不同的嵌入式处理器只需要设计最小系统即可，然后将该最小系统接入快速原型化平台，利用这个平台提供的外设进行系统调试。

以上设计的快速原型化平台，不仅考虑了当前嵌入式硬件系统的发展特点即嵌入式处理器种类多，外设种类相对较少，接口标准趋于统一，同时又充分体现了可测性、灵活性、模块化的设计思想。

3 随机方向信号的可配置互连

常见的信号传输方向不管是单向的还是双向的，都可以预先确定。例如，数据总线是双向的，读或者写是完全确定的，可以通过读写信号来控制数据的传输的方向。但是有一类特殊的总线，例如I2C，它是多主/从的通信总线。如图4所示，如果设备1发起通信，则SCL上的信号传输方向是从设备1到设备2，如果是设备2作主设备发起通信，则SCL的上的信号传输方向刚好相反。系统设计中要求总线上可以双向传输信号。FPGA内部由一系列的逻辑门组成，如果I2C 信号通过FPGA来连接的话，就不能正常工作。这是因为，双向传输可以等效视为由两个反并联的门来实现(如图5，用方向控制信号来确定实际的传输方向)。但是，I2C信号，没有明确的方向控制信号，也就无法正确地通过图5 所示结构的电路。

图4(I2C总线)

图5(双向信号传输)

如果直接布线或者跳线来连接I2C信号，就可以保证I2C正常工作，但是，这就和快速原型化平台可配置互连的灵活性相违背，所以提出以下方案。 I2C信号不经过FPGA来配置连接，而是通过基于MOSFET的数据开关。目前，市场上常用的点到点任意方向的MOSFET开关并不能直接使用。因为常见的结构是一路到多路或者多路到一路。利用CPLD来控制选通，多路并联就可以组成8X8的点到点的随机方向的可配置连接。是一路到八路的数据开关的内部结构。