DDR Memory系统裕量的特性化研究

Memory是系统运行和性能的核心。设计人员需要更好地了解内存子系统，以优化系统吞吐能力。

如今Memory炙手可热。最近在加利福尼亚州举行的2014 MemCon盛况空前，展厅里展示了几乎所有关于Memory的产品，参会的人也热情高涨。

会议主题是，是否有更为行之有效的方法来特性化分析DDR Memory的系统裕量。尤其是DDR子系统（DDR controller, PHY和 I/O））被嵌入到芯片用于承担处理器和外部DDR存储器之间的数据交互任务，这使得这种分析变得更加困难。 要知道，DDR存储器接口通常是系统中带宽最高的总线，以数GHz的数据速率运行，其读写时序裕量是以ps为单位来计算的。

要满足像这样对DDR内存系统提出的的高性能需求，设计团队必须深入分析和理解系统内存裕量以及系统运行过程中所有可能的变数。设计者面临的最大的挑战就是对DDR Memory系统原理不太清楚，甚至根本是一无所知， 而JEDEC标准又具有很大局限性，该规范基本上只定义了DDR-SDRAM器件系统规范，很明显需要改进，这使得整个情况更加糟糕。

器件特性化分析工具的确能起一些作用，但它只测试和比较各部分组件之间的差异。理想情况下，DDR内存系统设计人员希望能够实时测量系统裕量以全面准确地了解系统行为，洞察到可能出现的问题，并且优化性能。

MEMCON的参会人员大多数是DDR内存系统设计人员，他们想要理解DDR系统运行的关键因素。他们希望通过使用一种自动化的，可视化的分析和调试工具，能够方便地收集DDR子系统中的实际数据。

DDR内存系统分析套件看起来是一种新兴的解决方式，它能为设计人员提供必要的可视性。DDR PHY中有一个特殊的接口，能够用于捕获DDR存储器系统内的实时数据。DDR内存系统分析套件利用这个接口，运行大量不同的分析以检查整个的DDR存储器系统的运行状态，包括封装，电路板，以及DDR-SDRAM器件等。它可用于测定DDR存储器的系统裕量，识别电路板或DDR组件的设计缺陷，或调整各种参数以弥补已发现的问题。该套件可以针对不同电路板和电路板布局的性能进行特性化研究，并能够比较不同的DDR-SDRAM器件的性能和系统裕量。此外，它还可以帮助用户评估不同供应商和不同的速度等级的DDR SDRAM器件的性能和质量。

DDR内存系统设计人员都表示现在DDR IP的性能表现往往是“系统上见分晓”，这使得DDR内存的稳定性和可靠性简直成了赌博游戏。而一个真正的DDR内存系统分析器应该能够给出具体的反馈来改善整个系统的性能，以改善这种情况。

Memory是系统运行和性能的核心。设计人员需要更好地了解内存子系统，以优化系统的吞吐能力，这也是DDR内存系统分析师对上述DDR内存系统分析套件如此感兴趣的原因。