SoC测试的发展趋势及挑战

时间：2012-05-12 01:36:16

关键字： SoC 测试系统 SOC芯片功能模块

手机看文章

扫描二维码
随时随地手机看文章

[导读]SoC测试的发展趋势及挑战

1前言

随着半导体科技的进步，我们已经可以把越来越多的电路设计在同一个芯片中，这里面可能包含有中央处理器（CPU）、嵌入式内存（Embeddedmemory）、数字信号处理器（DSP）、数字功能模块（Digitalfunction）、模拟功能模块（Analogfunction）、模拟数字转换器（ADC,DAC）以及各种外围配置（USB,MPEG,…）等等，这就是我们所说的SoC（系统单芯片）技术。目前，很多具有中央处理器功能的消费性电子产品，如视频转换器（Set-topbox）、移动电话（mobilephones）和个人数字助理（PDA）等等，都可称之为SoC芯片。这类产品不仅在市场上占有重要地位，且其销售量还在不断的增长当中，已经越来越成为消费性电子的主流产品。

这类产品对成本与市场价格相当敏感，因此，业者的竞争力便来自于谁能更好的控制成本。由于在一个芯片中集成了多种不同的功能模块，SoC技术的发展为降低这类消费性电子产品的成本提供了机会。与此同时，由于功能模块的高度集成，SoC芯片的设计、制造和测试过程也变得更为复杂。

降低测试成本一向是业者关注的焦点之一，而测试系统的选择又是其中之重。安捷伦公司推出的93000SoC测试系统，完全以业者的需求为考量，适时解决了业者的相关难题，为业者提供了最为经济有效的测试方案。

为使读者进一步了解安捷伦93000SoC测试系统所涵盖的功能及原理，本文针对SoC芯片的测试需求，从93000SoC系统的共时测试模式和混合信号测试功能进行了讨论。

2SoC芯片的测试需求

SoC芯片内部非常复杂，研发制造的技术一直处于持续改进的状态。同样的，在测试上也遇到前所未有的难题。SoC芯片中：

（1）晶体管的数目越来越多。

（2）为了符合顾客的需求，芯片所提供的功能越来越多。

（3）各个不同功能模块运作的频率往往不同。

（4）各功能模块所使用的电压也可能不同。

（5）各功能模块的测试原理也不相同。

如何能有效进行SoC芯片的测试工作，是学术界、产业界与各个研究单位都在努力解决的问题。目前有一种方法，叫做内置自检（BIST,Build-InSelfTest）。运用这种测试方法时，在芯片的设计阶段，就必须把自检测试的原理考虑进去，在制造芯片的电路中也必须要加入一些额外的自检测试电路。测试时，只要给予芯片一些基本的信号，激活其自检测试功能，通过芯片内部的自检测试电路，即可得知芯片的好坏状况。这种方法的优点是使得测试变得很简单，只需负责激活芯片内部的自检测试功能，然后再把测试结果判读出来就好了。但是，自检测试也有其缺点。首先，制造时必须要加入额外的自检测试电路，因此芯片的大小及成本会增加﹔其次，在目前的应用中，只有内存芯片的自检测试功能比较成熟，测试的覆盖率较高，其它方面的芯片自检测试功能都还在研究阶段，尚无法应用在实际测试之中﹔第三，在从事错误分析的过程中，自检测试所提供的结果有限，只能提供较少的信息来做分析。

另一种方法是运用传统的测试技术。由于SoC芯片的功能与应用有相当的复杂性和多变性，因此对测试系统所具有的能力也要求较高。测试设备本身必须要具备测试各种不同功能模块的能力，包含对逻辑、模拟、内存，高速或高频电路的测试能力等等。同时测试系统最好是每个测试通道都有自己的独立作业能力，避免采用资源共享的方式，以便能够灵活运用在各种不同的测试功能上。

芯片结构的复杂化，测试内容的多样化，使得SoC芯片的测试成本有不降反升的趋势，也使业者对测试系统的提出了更高的要求。安捷伦公司推出的93000SoC测试系统，以其独到的设计、灵活的配置和完善的功能，达到了这一要求。

3共时测试(ConcurrentTest)

以往测试SoC芯片，大多是采用分模块测试的方式，例如先测试数字部分的电路功能是否正常，然后测试内存部分，接下来再测试模拟部分，依此类推。这种方式较简单，直接从现有的各种测试经验转移过来即可，不过却会花上许多测试时间。现在有一种新的测试技巧，就是同时针对不同的功能模块同时来作测试，亦即所谓的共时测试，可大幅度的缩减测试SoC芯片所需的时间。此观念其实不难，却是SoC测试前所未有的突破，当然这也需要其它多方面的配合，比如，在设计方面必须事先考虑到可测性设计（DFT），要能够允许测试系统同时存取到芯片内的不同模块﹔此外，各个模块之间的隔离要做好，使彼此的干扰问题减少；最后，测试系统要有相应的功能，可以同时测试各种不同的功能模块。

Agilent的93000SoC测试系统以其强大、灵活的硬件配置，日臻完善的软件系统，为用户提供了理想的集成测试环境，它的以下特性确保其全面支持SoC芯片的共时测试：

●独立的测试通道结构独立的通道结构可以使测试通道的各项直流和交流参数完全独立，测试通道的动态分组具有最大的灵活性。因此，各个测试通道可以自由地组成测试端口。

●运行模式的多样性系统的每一个测试通道都可以运行在多种模式下，如功能测试、边界扫描、BIST控制、APG、数据采样等。

●独立的端口结构独立的端口结构可以使各个端口自由地运行在各自的电平、波形、周期、向量及其控制

指令上。同时，其独立结构

使得高、低端的测试通道混用成为可能，用户可以更为灵活地选择系统配置，降低测试设备的购置费用。

●端口的同步功能端口的同步功能既保证了端口间的时间精度，确保了相关端口间的相位同步，又允许独立端口间的异步操作。

●完善的软件开发环境93000SoC的软件系统SmarTest充分支持并行测试程序的开发、调试，能够方便地将对各个功能模块的测试结果集成显示在同一窗口中。

由此可见，Agilent的93000SoC测试系统在软、硬件上都可以充分支持SoC芯片的共时测试，为用户缩短测试时间、提高测试效率提供了新的空间。同时，由于其独立的端口结构，增强了系统配置的灵活性，为用户提供了高效的配置方案。

4混合信号测试(Mixed-signalTesting)

在计算机的世界之中，我们可以发现到处都是数字（digital）的影子。0与1的文字、二进制的表示，几乎让人处在一个绝对分明的虚幻世界里。然而在现实生活当中，存在的却多是模拟（analog）的信号，例如我们说话的声音、看到的影像以及感受到的温度。为了处理人类实际的需求，在芯片中除了数字功能之外，我们也往往可以看到模拟与数字信号同时并存，即所谓的混合信号。

为了要测试芯片中的模拟电路是否正常，在测试系统中除了原本所具备数字方面的测试功能之外，通常还需要一些额外的选件。一般说来，波形发生器（ArbitraryWaveformGenerator,AWG）、波形采样器（WaveformDigitizer,WD）和时隙分析仪（TimingIntervalAnalyzer,TIA）是最常用到的。波形发生器可用来产生各种形式的模拟信号，如弦波、方波、复合频率波形等，作为测试芯片时所需的输入波形﹔波形采样器则是用来撷取芯片所输出的模拟信号，以便我们处理和分析输出结果﹔而时隙分析仪则可以检测输出信号在时域（timedomain）方面的特性，比如频率、工作周期、波形上升时间和下降时间等等。

举例而言，如果要测试一个放大器或模拟数字转换器（ADC），我们必须要使用波形发生器来产生模拟信号，输入待测的芯片，以进行所需的测试。而针对数字模拟转换器（DAC）的测试工作，则需要波形采样器，以撷取其所产生的模拟信号来做分析、判断。对于锁相环电路（PLL,PhaseLockedLoop）的测试，可以用时隙分析仪来量测其输出的频率、周期等。

在混合信号的测试中，如何有效的区隔数字信号与模拟信号的互相干扰是非常重要的。由于共处在同一芯片中，这两种不同特性的信号往往会互相干扰，因此必须要特别注意把模拟电路的供电电源与数字电路的供电电源分开来﹔同样的，模拟电路的接地层，也要和数字电路的接地层分开，这样测试出来的效果才会比较好。

Agilent的93000SoC测试系统针对不同的应用，为用户提供了多种不同的选件，以适应用户对速度、精度的不同需求。以下列出了其主要选件：

HighResolutionAWG(1MSample/s18-bit)

HighSpeedAWG(128MSample/s12-bit)

30MAWG（30MSample/s16-bit）

BroadbandHighSpeedAWG(500MSample/s12-bit)

UltraHighSpeedAWG(2.6GSample/s8-bit)

4.1GAWG（4.1Gsample/s8-bit）

HighResolutionDigitizer(2MSample/s16-bit)

20MHzDigitizer（5MSample/s16-bit）

HighSpeedDigitizer(41MSample/s12-bit)

DualHighSpeedSampler(1GHzinputfreq.12-bit)