用VHDL/VerilogHD语言开发PLD/FPGA的完整流程

用VHDL/VerilogHD语言开发PLD/FPGA的完整流程为：

　　1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VHDL文件保存为.vhd文件，Verilog文件保存为.v文件

　　2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确(也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真)

　　3.逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成.edf(edif)的EDA工业标准文件。

　　4.布局布线：将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内

　　5.时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。(也叫后仿真)

　　6.编程下载：确认仿真无误后，将文件下载到芯片中

　　通常以上过程可以都在PLD/FPGA厂家提供的开发工具(如MAXPLUSII，Foundation，ISE)中完成，但许多集成的PLD开发软件只支持VHDL/Verilog的子集，可能造成少数语法不能编译，如果采用专用HDL工具分开执行，效果会更好，否则这么多出售专用HDL开发工具的公司就没有存在的理由了。