台积电推展EDA、IP认证机制

台积电将一统IP与EDA?台积电针对65纳米混讯与射频制程推出设计套件，同时宣布未来IC设计客户将采用由台积电事先认证过的IP、EDA工具以提升投片成功率。在台积电挥舞认证的大旗下，未来势必使EDA厂商想跟台积电密切合作都要先经过认证关卡，也将促使IC设计客户跟进选用台积电认可的IP与EDA工具，台积电收编IP与EDA市场的用意明显。

台积电借着技术论坛期间宣布，推出全球第一套65纳米射频与混讯设计套件，为了推出这款套件，台积电与EDA厂商Cadence合作数年，在台积电开放创新平台(OIP)上进行合作研发。这款设计套件简单而言，鼓励IC设计业者重复采用IP，降低IC设计仿真与晶圆制造之间的误差，业者表示，台积电推出65纳米射频与混讯设计套件可以说把设计环境、参考设计条件基本上都齐备了，大大降低IC设计业者设计门坎，可以尽速进入投片阶段。

值得注意的是，这款设计套件第二季起将免费开放给特定客户，据了解联电也积极与EDA业者设计类似的套件，不过却让台积电界由2009年第一场技术论坛的时机捷足先登率先对外宣布。

此外，台积电也表示，未来客户在完成设计(Sign-Off)流程若选择事先经过台积电认证的IP与EDA工具、先进制程设计方法，可以更快速进入量产，并且保证第一次投片就拥有高成功率(First Silicon Success)。台积电的做法除了是加快客户的量产时程，也激起业界高度关注，尤其由台积电来登高一呼制订认证标准，未来IP与EDA等次产业供货商势必得通过与台积电合作，才能为客户所用，确保后段生产的效率与良率。

目前不同EDA业者都各自拥有自行定义设计的设计套件与环境，台积电率先以认证方式颇具有一统江湖的企图。不过目前众多EDA业者已经体认到可开放式设计套件(interoperable PDK)的重要性，IC设计业者在不同设计套件中可进行转换互通，目前也已有EDA业者与晶圆代工厂开始着手进行推展可开放式设计套件，据传台积电也对此也抱持赞成的态度。不过在可开放式设计套件尚未正式形成业界共识之前，台积电透过认证机制似乎已经有一统江湖用意。