3D IC制造准备就绪 2013将迈入黄金时段
时间：2013-01-07 13:49:21
手机看文章
扫描二维码
随时随地手机看文章
[导读]2012年，3DIC集成及封装技术不仅从实验室走向了工厂制造生产线，而且在2013年更将出现第一波量产高潮。经济、市场以及技术相整合的力量，驱动着Intel、IBM、Micron、高通、三星、ST-Microelectronics以及赛灵思等全球
2012年，3DIC集成及封装技术不仅从实验室走向了工厂制造生产线，而且在2013年更将出现第一波量产高潮。经济、市场以及技术相整合的力量，驱动着Intel、IBM、Micron、高通、三星、ST-Microelectronics以及赛灵思等全球半导体领导企业在3DIC技术上不断突破。
市场对更智能，更高集成度以及更低功耗电子系统的需求持续增长，以满足所谓“物联网”所引领的层出不穷的各种应用。为此，各家企业都在寻求突破摩尔定律之道，而其中少数企业已经在证明基于硅穿孔（(ThroughSiliconVia,TSV)）技术的3DIC制造的可行性，并应用了各种全新的供应链模式。
业界先锋企业也正在寻求各种可以克服摩尔定律局限的方法，推出了前所未有的高容量和高性能，为新型异构IC的发展铺平道路，该IC可整合和匹配处理器、存储器、FPGA、模拟等各种不同类型的晶片，打造出了此前所无法实现的片上系统（SoC）。
赛灵思在2011年推出了全球首款3DIC，这是业界首款具有68亿个晶体管（约2000万个ASIC门）的AllProgrammable同质3DIC。2012年，赛灵思一直都保持着3DIC创新领导者的地位。
在业经验证的技术基础之上，赛灵思又推出了全球首款AllProgrammable异构3DIC。我们的堆叠硅片互联（SSI）3DIC架构加速了无源硅中介层顶部并行放置的多芯片之间的互联传输。可编程逻辑及收发器混合信号晶片通过硅中介层与1万多个可编程互联器件集成，可实现两倍的设计容量、系统级性能以及单片器件的集成度。赛灵思3D芯片堆叠技术可在降低I/O时延与能耗的同时，提高芯片间的总带宽，缩小电路板尺寸。该技术可通过采用单个封装集成多个紧密耦合的半导体芯片为系统设计人员提供高效分区和扩展各种解决方案的更多选项。
除了半导体厂商在3DIC发展上的不断突破，我们也看到DRAM制造商采用TSV技术推出了首批独立封装的堆叠器件。此外，DRAM制造商还积极参与规定WideI/ODRAM的各种标准委员会工作，推动有源移动器件中介层及有源标准的发展。同时，更高带宽3DICDRAM标准的制定工作也在积极开展，这种标准更适合计算及网络应用。
在供应链方面，台积电（TSMC）公司演示了其COWOS(chiponwaferonsubstrate)技术的商业可行性，为2013年全面提供3DIC组装服务做好了充分的准备。
那么，进入2013年之后，3DIC在主流市场交付及推广将面临哪些挑战呢？
要全面释放3DIC的潜力，我们的行业需要面对各种技术及商业发展的障碍。首先是降低中介层及组装工艺的成本。很多技术改进将通过大量推广实现，但为这些技术和服务创建健康的开放市场也很重要。其次，我们必须采用确好晶片（KGD）、特别是已封装的确好晶片（KGB）功能进行设计，尽可能确保组装后3DIC符合所有规范。第三，我们要开发全新的商业模式，让一家集成商能够在提前明确成本结构、供应链、产量／所有权以及责任等所有问题的情况下，组装来自众多不同公司的芯片，这样我们才能最大限度提高该技术所支持的应用范围。
赛灵思研发工作已经稳步迈向第二代3DIC技术发展，再次超越摩尔定律，从而可激发工程师以更少的芯片，更快地开发更智能、更高集成度的高带宽系统。
展望2013年及未来，赛灵思将致力于扩大3DIC技术的价值和广泛应用，积极同由晶圆代工、EDA、供应链、半导体、IP以及系统公司组成的不断壮大的生态系统合作，推动未来电子系统设计在系统级IC集成上实现根本性进展。
市场对更智能，更高集成度以及更低功耗电子系统的需求持续增长，以满足所谓“物联网”所引领的层出不穷的各种应用。为此，各家企业都在寻求突破摩尔定律之道，而其中少数企业已经在证明基于硅穿孔（(ThroughSiliconVia,TSV)）技术的3DIC制造的可行性，并应用了各种全新的供应链模式。
业界先锋企业也正在寻求各种可以克服摩尔定律局限的方法，推出了前所未有的高容量和高性能，为新型异构IC的发展铺平道路，该IC可整合和匹配处理器、存储器、FPGA、模拟等各种不同类型的晶片，打造出了此前所无法实现的片上系统（SoC）。
赛灵思在2011年推出了全球首款3DIC，这是业界首款具有68亿个晶体管（约2000万个ASIC门）的AllProgrammable同质3DIC。2012年，赛灵思一直都保持着3DIC创新领导者的地位。
在业经验证的技术基础之上，赛灵思又推出了全球首款AllProgrammable异构3DIC。我们的堆叠硅片互联（SSI）3DIC架构加速了无源硅中介层顶部并行放置的多芯片之间的互联传输。可编程逻辑及收发器混合信号晶片通过硅中介层与1万多个可编程互联器件集成，可实现两倍的设计容量、系统级性能以及单片器件的集成度。赛灵思3D芯片堆叠技术可在降低I/O时延与能耗的同时，提高芯片间的总带宽，缩小电路板尺寸。该技术可通过采用单个封装集成多个紧密耦合的半导体芯片为系统设计人员提供高效分区和扩展各种解决方案的更多选项。
除了半导体厂商在3DIC发展上的不断突破，我们也看到DRAM制造商采用TSV技术推出了首批独立封装的堆叠器件。此外，DRAM制造商还积极参与规定WideI/ODRAM的各种标准委员会工作，推动有源移动器件中介层及有源标准的发展。同时，更高带宽3DICDRAM标准的制定工作也在积极开展，这种标准更适合计算及网络应用。
在供应链方面，台积电（TSMC）公司演示了其COWOS(chiponwaferonsubstrate)技术的商业可行性，为2013年全面提供3DIC组装服务做好了充分的准备。
那么，进入2013年之后，3DIC在主流市场交付及推广将面临哪些挑战呢？
要全面释放3DIC的潜力，我们的行业需要面对各种技术及商业发展的障碍。首先是降低中介层及组装工艺的成本。很多技术改进将通过大量推广实现，但为这些技术和服务创建健康的开放市场也很重要。其次，我们必须采用确好晶片（KGD）、特别是已封装的确好晶片（KGB）功能进行设计，尽可能确保组装后3DIC符合所有规范。第三，我们要开发全新的商业模式，让一家集成商能够在提前明确成本结构、供应链、产量／所有权以及责任等所有问题的情况下，组装来自众多不同公司的芯片，这样我们才能最大限度提高该技术所支持的应用范围。
赛灵思研发工作已经稳步迈向第二代3DIC技术发展，再次超越摩尔定律，从而可激发工程师以更少的芯片，更快地开发更智能、更高集成度的高带宽系统。
展望2013年及未来，赛灵思将致力于扩大3DIC技术的价值和广泛应用，积极同由晶圆代工、EDA、供应链、半导体、IP以及系统公司组成的不断壮大的生态系统合作，推动未来电子系统设计在系统级IC集成上实现根本性进展。
下载文档
