矽晶片/封装技术加持 新MOSFET效能/体积齐优化
时间：2011-06-23 06:01:00
手机看文章
扫描二维码
随时随地手机看文章
[导读]新问世的NexFET Power Block透过矽晶片及封装技术的突破，来满足小尺寸产品的高效率及高电量需求，其所占空间约为离散式MOSFET的一半，可降低相关寄生效应，并使同步降压电源配置，能够在效能方面超越离散式MOSFET电
新问世的NexFET Power Block透过矽晶片及封装技术的突破，来满足小尺寸产品的高效率及高电量需求，其所占空间约为离散式MOSFET的一半，可降低相关寄生效应，并使同步降压电源配置，能够在效能方面超越离散式MOSFET电晶体。
矽晶片及封装技术的进展驱动小尺寸产品的高效率及高电量需求，德州仪器(TI)推出的一款NexFET Power Block结合此两种技术以达较高效能，其所占空间约为离散式金属氧化物半导体场效电晶体(MOSFET)一半。本文将说明此类新技术，并重点解说其中的效能优点。
从伺服器到基地台，终端设备使用者愈来愈注重效率与功率耗损，以及两者对于每年营运成本的影响，此表示设计人员必须提升电源转换过程效率。传统提升直流对直流(DC-DC)同步降压转换器的方法，包括透过低导通电阻(RDS(on))装置减少MOSFET的传导耗损，以及透过低频率运作，降低切换耗损。RDS(on)逐渐提升会降低效益，低RDS(on)装置则有极大寄生电容，而无法发挥提升功率密度的高频率运作。德州仪器推出的上述产品设计可运用专有电源、MOSFET的较低闸极与较新的堆叠晶粒封装技术，达到效率提升。
新矽晶片电阻极低
在一般的同步降压转换器中，MOSFET开关的主要耗损包括切换耗损、传导耗损、本体二极体耗损及闸极驱动耗损，这些切换耗损是由装置结构内形成的寄生电容所致，传导损耗起因于装置在增强模式运作中的电阻RDS(on)，本体二极体耗损是正向电压及反向复原(Qrr)的结果，闸极驱动耗损则取决于MOSFET的闸电荷(Qg)，因此，寄生电容及RDS(on)会决定装置在特定应用中的效能。现今低电压MOSFET中最常用的技术是Trench-FET(图1)。相较于旧式的平面技术，该技术能针对特定晶片尺寸达到超低电阻，唯一缺点是寄生电容会随之增加。大区域的沟道壁不利于缩小内部电容体积，其中产生的高电容，使设计人员必须在优化效率的低运作频率与功率密度较佳的高频率之间做出抉择。
图1 MOSFET结构比较
德州仪器推出的该款产品可达到类似于Trench-FET技术的特定通导电阻，减少约50%相关寄生电容。该装置采用横向扩散金属氧化物半导体(LDMOS)，并结合垂直电流达到高电流密度。仔细查看图1显示的结构，可看出闸极下方的区域，有源极与汲极区域的最低限度重叠，有助于缩小内部电容的体积，电容缩小之后，开关装置所需的电荷如Qg、源极电荷(Qgs)、闸汲极电荷(Qgd)即减少，加快装置开关的速度，使MOSFET的切换耗损降低，驱动电路所需的电源也因此减少，使得驱动器的耗损降低。装置内的Qgd会影响装置的切换耗损，也会决定开关避免电容器(C)最大电压变动率(dv/dt)开启的能力，因而造成效率降低且可能使MOSFET受损。NexFET装置中极低的Qgd会使时间效率大为降低，并且可能造成C dv/dt。
新式电源封装可达高电性效能
市面上有厂商推出的一款电源MOSFET可降低寄生电容，也适合用于制作理想的开关。为了充分发挥一般同步降压转换器的效能，需要将功率级中两个MOSFET形成的电源电路寄生电感及电阻降至最低，透过新式封装技术，即可达到效果，其中，MOSFET是以两个铜夹堆叠于接地引线框架(图2)。最终形成的电源配置封装具有电力电子产品业界相当独特的特性，能够发挥较小体积、低寄生效应、较佳散热效能及较稳定可靠性等功能。
图2 来源抑制技术使MOSFET能够予以堆叠。
为了达到小体积及最低寄生效应，该款产品封装设计采用堆叠拓扑。来源抑制矽晶片技术能够使高端晶粒堆叠于低端电晶体，以便透过简易且符合成本效益的方式，实作同步降压转换器拓扑。低阶晶粒接在引线框架的主垫片，可供MOSFET组的接地连接(图3)。低位汲极透过形成装置切换节点(VSW)的粗铜夹连接于外部。在粗铜夹顶端，一颗晶粒焊接于同样采用来源抑制技术的高阶MOSFET。最后，另一支粗铜夹将高阶汲极，即为降压转换器的输入电压(VIN)连接于装置的外部接脚。闸极连接是以Au连接线(TG及BG)进行，TGR是IC驱动器的顶端闸极回归。TGR是切换电压节点侦测讯号，能够使IC驱动是将高阶MOSFET闸极适度偏压。
图3 NexFET Power Block的横截面图显示独特的封装方式。
此封装可达到高效率所需的较佳电性效能。高效率的成因在于：首先，其使用粗铜夹进行高电流连接VIN及VSW，因此比连接线解决方案更能够降低装置的RDS(on)，这也降低传导耗损。其次，薄矽晶片可将装置基板对于RDS(on)的影响降低，而实质减少传导耗损。再者，堆叠的组态可几乎完全消除高阶与低阶MOSFET之间的寄生电感及电阻，而且相较于连接线解决方案，使用粗铜夹可实质减少与VIN及VSW连线相关的寄生效应。如需封装寄生元件的详细图解，请参阅图4。一般而言，降低或甚至消除降压转换器的内部寄生效应能够使系统由于切换耗损减少而加速切换，并提高运作频率。
图4 NexFET Power Block寄生模型封装
该产品散热效能中，从接点到机壳所测得的热阻抗(RΘJC)为每瓦(W)2℃，从接点到环境所测得的热阻抗(RΘJA)为每瓦50℃。这些低热阻抗值的主要成因在于较轻薄的矽晶片及粗铜夹，有助于将产生的热度传导至封装外部。或许有人认为堆叠的拓扑会增加接点温度，尤其是在高阶电晶体，不过，热度测量及模拟显示，在正常运作中，高阶接点温度仅比低阶晶粒接点温度高不到1℃。例如，将该产品挂载于一般应用电路板进行试验，低阶晶粒耗用2瓦，而高阶晶粒耗用1瓦时，高阶MOSFET接点仅比低阶装置接点高0.4℃。由于晶粒之间的热阻抗相当低，而且晶片将堆叠产生的热度实质传导至封装外部，如此的结果算是相当合理。
低功率耗损所达到的散热效能，使该款MOSFET能够以使用两组离散式MOSFET运作同类型解决方案的类似温度运作。图5比较该款MOSFET与两组MOSFET的温度。两款电路均在近似条件下运作，不过前者的接点温度低于离散式低端MOSFET，而高于高阶装置。 [!--empirenews.page--]
图5 离散式MOSFET与CSD86350Q5D NexFET Power Block热度比较
另一个重要的特点是封装的可靠性效能。该款MOSFET通过以下可靠性测试：
·一千个周期温度循环
-40～125℃(七十七组的三颗电池)
·一万个周期电源循环
Δ接点温度为100℃(七十七组的三颗电池)
·96小时压热器
121℃/100%RH(七十七组的三颗电池)
·1,000小时汲极至源极(THB)
85℃/85%RH(七十七组的三颗电池)
·1,000小时高温反向偏置(HTRB)
150℃/80%额定VDS(七十七组的三颗电池)
·1,000小时高温闸极偏置(HTGB)
150℃/80% 额定VGS(七十七组的三颗电池)
变薄的矽晶片厚度、降低的材料成本以及引线框架与晶片的详细设计等，造就较可靠的装置，能够承受高度温度循环及湿度，效能较不受影响。
超越离散式MOSFET新电源解决方案效能高
新款MOSFET的来源抑制技术及堆叠晶粒封装技术，可降低相关寄生效应，并使同步降压电源配置，能够在效能方面超越离散式MOSFET电晶体。相较于类似传导及切换特性的两组离散式该款产品，在25安培(A)的条件下，电源配置的效率高出2%(图6)。效率最高可达93%以上，在25安培时达到90.7%。效能提高表示功率耗损减少20%以上。功率耗损减少有助于提升散热效能，并降低系统运作成本，另外也可达到更高的频率运作，而提升功率密度。
图6 NexFET Power Block提升效率效果优于类似离散式MOSFET。
除了提升效能及电路板空间比离散式MOSFET缩小50%之外，其效能也有助于加速开发。在离散式实作中，必须在连接两组装置时注意配置以降低电感，如今已不再是问题。接脚输出的设计适合用来放置离散式元件，其中包括靠近封装放置输入电容，以及输入电容与脉冲宽频调变(PWM)控制器IC封装另一端，会产生杂讯切换节点的输出电感。且该产品的接地引线框架也有助于提升散热效能，并降低电磁干扰(EMI)。此类特性能够让设计人员在首次使用该产品进行设计时较易成功。
(本文作者任职于德州仪器)
矽晶片及封装技术的进展驱动小尺寸产品的高效率及高电量需求，德州仪器(TI)推出的一款NexFET Power Block结合此两种技术以达较高效能，其所占空间约为离散式金属氧化物半导体场效电晶体(MOSFET)一半。本文将说明此类新技术，并重点解说其中的效能优点。
从伺服器到基地台，终端设备使用者愈来愈注重效率与功率耗损，以及两者对于每年营运成本的影响，此表示设计人员必须提升电源转换过程效率。传统提升直流对直流(DC-DC)同步降压转换器的方法，包括透过低导通电阻(RDS(on))装置减少MOSFET的传导耗损，以及透过低频率运作，降低切换耗损。RDS(on)逐渐提升会降低效益，低RDS(on)装置则有极大寄生电容，而无法发挥提升功率密度的高频率运作。德州仪器推出的上述产品设计可运用专有电源、MOSFET的较低闸极与较新的堆叠晶粒封装技术，达到效率提升。
新矽晶片电阻极低
在一般的同步降压转换器中，MOSFET开关的主要耗损包括切换耗损、传导耗损、本体二极体耗损及闸极驱动耗损，这些切换耗损是由装置结构内形成的寄生电容所致，传导损耗起因于装置在增强模式运作中的电阻RDS(on)，本体二极体耗损是正向电压及反向复原(Qrr)的结果，闸极驱动耗损则取决于MOSFET的闸电荷(Qg)，因此，寄生电容及RDS(on)会决定装置在特定应用中的效能。现今低电压MOSFET中最常用的技术是Trench-FET(图1)。相较于旧式的平面技术，该技术能针对特定晶片尺寸达到超低电阻，唯一缺点是寄生电容会随之增加。大区域的沟道壁不利于缩小内部电容体积，其中产生的高电容，使设计人员必须在优化效率的低运作频率与功率密度较佳的高频率之间做出抉择。
图1 MOSFET结构比较
德州仪器推出的该款产品可达到类似于Trench-FET技术的特定通导电阻，减少约50%相关寄生电容。该装置采用横向扩散金属氧化物半导体(LDMOS)，并结合垂直电流达到高电流密度。仔细查看图1显示的结构，可看出闸极下方的区域，有源极与汲极区域的最低限度重叠，有助于缩小内部电容的体积，电容缩小之后，开关装置所需的电荷如Qg、源极电荷(Qgs)、闸汲极电荷(Qgd)即减少，加快装置开关的速度，使MOSFET的切换耗损降低，驱动电路所需的电源也因此减少，使得驱动器的耗损降低。装置内的Qgd会影响装置的切换耗损，也会决定开关避免电容器(C)最大电压变动率(dv/dt)开启的能力，因而造成效率降低且可能使MOSFET受损。NexFET装置中极低的Qgd会使时间效率大为降低，并且可能造成C dv/dt。
新式电源封装可达高电性效能
市面上有厂商推出的一款电源MOSFET可降低寄生电容，也适合用于制作理想的开关。为了充分发挥一般同步降压转换器的效能，需要将功率级中两个MOSFET形成的电源电路寄生电感及电阻降至最低，透过新式封装技术，即可达到效果，其中，MOSFET是以两个铜夹堆叠于接地引线框架(图2)。最终形成的电源配置封装具有电力电子产品业界相当独特的特性，能够发挥较小体积、低寄生效应、较佳散热效能及较稳定可靠性等功能。
图2 来源抑制技术使MOSFET能够予以堆叠。
为了达到小体积及最低寄生效应，该款产品封装设计采用堆叠拓扑。来源抑制矽晶片技术能够使高端晶粒堆叠于低端电晶体，以便透过简易且符合成本效益的方式，实作同步降压转换器拓扑。低阶晶粒接在引线框架的主垫片，可供MOSFET组的接地连接(图3)。低位汲极透过形成装置切换节点(VSW)的粗铜夹连接于外部。在粗铜夹顶端，一颗晶粒焊接于同样采用来源抑制技术的高阶MOSFET。最后，另一支粗铜夹将高阶汲极，即为降压转换器的输入电压(VIN)连接于装置的外部接脚。闸极连接是以Au连接线(TG及BG)进行，TGR是IC驱动器的顶端闸极回归。TGR是切换电压节点侦测讯号，能够使IC驱动是将高阶MOSFET闸极适度偏压。
图3 NexFET Power Block的横截面图显示独特的封装方式。
此封装可达到高效率所需的较佳电性效能。高效率的成因在于：首先，其使用粗铜夹进行高电流连接VIN及VSW，因此比连接线解决方案更能够降低装置的RDS(on)，这也降低传导耗损。其次，薄矽晶片可将装置基板对于RDS(on)的影响降低，而实质减少传导耗损。再者，堆叠的组态可几乎完全消除高阶与低阶MOSFET之间的寄生电感及电阻，而且相较于连接线解决方案，使用粗铜夹可实质减少与VIN及VSW连线相关的寄生效应。如需封装寄生元件的详细图解，请参阅图4。一般而言，降低或甚至消除降压转换器的内部寄生效应能够使系统由于切换耗损减少而加速切换，并提高运作频率。
图4 NexFET Power Block寄生模型封装
该产品散热效能中，从接点到机壳所测得的热阻抗(RΘJC)为每瓦(W)2℃，从接点到环境所测得的热阻抗(RΘJA)为每瓦50℃。这些低热阻抗值的主要成因在于较轻薄的矽晶片及粗铜夹，有助于将产生的热度传导至封装外部。或许有人认为堆叠的拓扑会增加接点温度，尤其是在高阶电晶体，不过，热度测量及模拟显示，在正常运作中，高阶接点温度仅比低阶晶粒接点温度高不到1℃。例如，将该产品挂载于一般应用电路板进行试验，低阶晶粒耗用2瓦，而高阶晶粒耗用1瓦时，高阶MOSFET接点仅比低阶装置接点高0.4℃。由于晶粒之间的热阻抗相当低，而且晶片将堆叠产生的热度实质传导至封装外部，如此的结果算是相当合理。
低功率耗损所达到的散热效能，使该款MOSFET能够以使用两组离散式MOSFET运作同类型解决方案的类似温度运作。图5比较该款MOSFET与两组MOSFET的温度。两款电路均在近似条件下运作，不过前者的接点温度低于离散式低端MOSFET，而高于高阶装置。 [!--empirenews.page--]
图5 离散式MOSFET与CSD86350Q5D NexFET Power Block热度比较
另一个重要的特点是封装的可靠性效能。该款MOSFET通过以下可靠性测试：
·一千个周期温度循环
-40～125℃(七十七组的三颗电池)
·一万个周期电源循环
Δ接点温度为100℃(七十七组的三颗电池)
·96小时压热器
121℃/100%RH(七十七组的三颗电池)
·1,000小时汲极至源极(THB)
85℃/85%RH(七十七组的三颗电池)
·1,000小时高温反向偏置(HTRB)
150℃/80%额定VDS(七十七组的三颗电池)
·1,000小时高温闸极偏置(HTGB)
150℃/80% 额定VGS(七十七组的三颗电池)
变薄的矽晶片厚度、降低的材料成本以及引线框架与晶片的详细设计等，造就较可靠的装置，能够承受高度温度循环及湿度，效能较不受影响。
超越离散式MOSFET新电源解决方案效能高
新款MOSFET的来源抑制技术及堆叠晶粒封装技术，可降低相关寄生效应，并使同步降压电源配置，能够在效能方面超越离散式MOSFET电晶体。相较于类似传导及切换特性的两组离散式该款产品，在25安培(A)的条件下，电源配置的效率高出2%(图6)。效率最高可达93%以上，在25安培时达到90.7%。效能提高表示功率耗损减少20%以上。功率耗损减少有助于提升散热效能，并降低系统运作成本，另外也可达到更高的频率运作，而提升功率密度。
图6 NexFET Power Block提升效率效果优于类似离散式MOSFET。
除了提升效能及电路板空间比离散式MOSFET缩小50%之外，其效能也有助于加速开发。在离散式实作中，必须在连接两组装置时注意配置以降低电感，如今已不再是问题。接脚输出的设计适合用来放置离散式元件，其中包括靠近封装放置输入电容，以及输入电容与脉冲宽频调变(PWM)控制器IC封装另一端，会产生杂讯切换节点的输出电感。且该产品的接地引线框架也有助于提升散热效能，并降低电磁干扰(EMI)。此类特性能够让设计人员在首次使用该产品进行设计时较易成功。
(本文作者任职于德州仪器)
下载文档
