【告别传统基板】三无基板化：削减基板层数，降低成本

用于便携终端才是本意？

在便携终端用小型及薄型封装中，相对于无芯基板，无基板技术更有可能率先普及。原因是无基板技术是在芯片表面直接形成较薄的再布线层，因此比无芯基板更容易实现薄型化。

无基板技术的代表有晶圆级封装（WLP）。此前WLP大多是在芯片面积内形成再布线层的“扇入（Fan-in）”型，这种技术只能用于端子数较少的部分封装。不过，最近在超出芯片面积的大范围内形成再布线层的“扇出（Fan-out）”型WLP不断增加，由此可以支持端子数较多的封装需求（表1）。



例如，德国英飞凌科技（Infineon Technologies）的无线业务部门（现已被美国英特尔收购）开发的扇出型WLP将单个芯片植入晶圆状树脂板中，可在超出芯片面积的区域形成再布线层（图8）。该技术被授权提供给台湾日月光集团（ASE Group）等，日月光集团已将其作为“aWLP”上市。该技术除了用于便携终端的小型及薄型封装外，“作为使多枚芯片形成模块的技术也能充分发挥作用”（日月光集团）。

图8：实现扇出型WLP
通过将单个芯片植入树脂中，形成再布线层，可实现扇出型WLP。本图出自英飞凌科技无线业务部门（现已被英特尔公司收购）的资料。


与这种先行技术相比，J-DEVICES开发出了成本更低的“WFOP（扇出型晶圆级封装，Wafer level Fan-out Package）”技术（图9）。这种技术可在面积比晶圆状树脂板更大的金属板上安装单个芯片，统一形成再布线层，由此降低成本。该公司计划在封装中也采用WFOP取代供货量较多的50～300端子FBGA（finepitch BGA），有望比FBGA进一步降低成本。由于采用无基板构造，预计封装的安装高度也能降至0.4mm，适合用于便携终端。

图9：J-DEVICES的“WFOP”
J-DEVICES开发出了无基板构造的“WFOP”作为新一代薄型封装。本图出自J-DEVICES的资料。


目前，采用WFOP的单层封装的技术开发已基本结束，预定2011年内面向客户提供。主要用途包括手机的时钟发生器（Clock Generator）及显示缓冲器（Display Buffer）等周边IC。两层品预定2012～2013年开始提供。采用两层品还可用于500～600端子的基带处理器和应用处理器。

将在高端ASIC中采用无基板技术


无基板技术还能提高封装的性能。例如，即使是在采用无芯基板的封装中，由于芯片和基板要通过焊锡凸点等连接，容易发生信号反射等。而无基板技术在芯片上直接通过镀铜等形成再布线层，因此信号反射等问题较少，有望进一步提高性能。

不过，要想在高性能微处理器和ASIC中利用无基板技术，还存在需要解决的课题。无基板技术受制程中的垃圾（粉尘）等影响，成品率容易下降，难以实现再布线层的多层化。

无基板技术的多层化尚处于研究开发阶段。目前的先行事例有瑞萨电子开发的“SIRRIUS（Seamless Interconnect for Re-Routing LSI Using Substrate technology）”（图10）。现已试制出采用3层构造再布线层的31mm见方900端子封装。不包括BGA端子在内的封装厚度只有0.69mm，是原封装的1/4。作为高性能的薄型封装，瑞萨电子的目标是在几年以内实现产品化。（全文完，记者：木村 雅秀）

图10：瑞萨试制的“SIRRIUS”
瑞萨电子的“SIRRIUS”通过无基板构造实现了3层。除了能实现高性能化和薄型化外，因采用铜板，散热性也比较高。图中数据出自该公司的资料。