台积电谈尖端工艺：16nm FinFET芯片的开发订单数已超过20nm

台积电从20nm级开始只采用一种工艺。在20nm以前的级别中，会根据用途准备多种工艺，比如，28nm就有“HP”、“HPM”、“HPL”以及“LP”工艺。而20nm只有“20SOC”一种工艺。据介绍，20SOC是在28nm工艺中备受好评的、兼顾低功耗和高性能的“HPM”的新版本。尖端工艺的应用领域几乎都是移动设备用SoC，考虑到这种现状，可以说采用一种工艺是很稳妥的。如果今后20nm不再是尖端工艺，很可能会增加新的工艺。


Reference Flow的走势。台积电网站的数据（点击放大）

主要的R＆D项目。台积电网站的数据（点击放大）
对于台积电来说，20nm工艺是采用平面晶体管的最后一代工艺。目前，20SOC正处于风险量产（可靠性评估为168个小时）阶段。将在2014年第一季度台南F14 P5生产线投产时转为全面量产（可靠性评估在1000个小时以上）。据石原介绍，20SOC的芯片开发方案目前有25个，其中有5个已流片（完成了设计），正在进行风险量产。

Coretx-A57能以Fmax工作

从接下来的16nm工艺开始，将进入立体晶体管（FinFET）时代。16nm FinFET工艺的风险量产预定在2013年底开始。台积电已经通过16nm FinFET工艺，试制完成了配备SRAM、环形振荡器以及ARM处理器内核“Cortex-A57”的测试芯片。现已证实，该测试芯片能够以性能指标中的最大工作频率（Fmax）工作。

以16nm FinFET工艺制造的IC的设计环境已经具备。台积电在2013年10月1日于美国加利福尼亚州San Jose举行的“TSMC 2013 Open Innovation Platform（OIP，开放创新平台） Ecosystem Forum”上，发布了2013年版的“Reference Flow”。2013年版的焦点是支持16nm FinFET。据石原介绍，目前16nm FinFET的芯片开发计划有30个，超过了20SOC。

2013年的R＆D投资为15亿美元

在OIP Ecosystem Forum上，台积电推出了OIP的“进化版”——“Grand Alliance”（大联盟）。OIP将EDA供应商、IP内核提供商等为芯片设计提供支援的合作企业联合到了一起。Grand Alliance的成员除了OIP的合作企业以外，还包括半导体制造装置厂商、材料厂商以及顾客，形成了利用尖端工艺共同开发芯片的氛围，如同命运共同体。可以说，Grand Alliance的成立就是台积电的影响力更胜以往的证明。

今后，台积电将不断推进微细化，同时进行More Than Moore的开发，比如三维封装的开发等。目前，从事R＆D的工程师的人数为4200人。R＆D的投资额逐年上升，2013年为115亿美元。（记者：小岛 郁太郎，Tech-On！）