跨进20nm门槛高IC/晶圆厂改走类IDM模式

IC设计公司与晶圆代工厂的合作将迈向类IDM模式。进入20奈米制程世代，将牵动半导体设备、电子设计自动化(EDA)工具、IC电路布局与封测作业全面革新，导致产业链须投资大量资源；因此，晶圆代工厂与晶片商为避免个别财务负担过重，将更加紧密合作，并共同分摊研发设备与人力开支，加速推进20奈米以下制程问世。

中国半导体行业协会IC设计分会理事长暨清华大学微电子学研究所长魏少军提到，SoC迈向3D架构后，要发挥异质晶片堆叠效益，软体应用层的重要性将更加突显。
中国半导体行业协会IC设计分会理事长暨清华大学微电子学研究所长魏少军表示，20奈米以下制程为半导体生态系统带来根本性的改变，由单家晶圆代工厂或整合元件制造商(IDM)推动，都将面临研发资金匮乏、技术瓶颈等问题；因此，现阶段台积电、格罗方德(GLOBALFOUNDRIES)与联电等晶圆大厂，以及高通(Qualcomm)、博通(Broadcom)等重量级晶片商，均意识到集结众人之力才是发展20、16或14奈米制程的王道，开始扩大供应链垂直合作计划。

魏少军分析，市场一般认为每世代制程演进可大幅提升晶片效能并降低成本；然而，20奈米以下制程技术复杂，需要新的曝光设备及EDA工具，预料仅有少数几家业者有足够本钱投资，在产能有限的情况下，成本下降幅度将大不如前。以英特尔(Intel)为例，从45到32奈米可降低10.1%成本，但由32推进至22奈米却仅缩减3.3%成本，推估进入16奈米降价空间将更加受限。

魏少军也指出，多半IDM积极走向轻晶圆厂(Fablite)经营模式，紧缩半导体设备、厂房投资计划，主要原因除市况低迷外，跨越28奈米后的先进制程研发费用庞大，且技术投资风险高得吓人更是一大关键。预估未来少数晶圆代工厂与Fabless晶片商将成半导体资本支出主力，而晶圆厂也将慎选客户，妥善利用产能并分散投资风险，创造新的类IDM合作模式。

格罗方德技术长办公室先进技术架构主管Subramani Kengeri透露，目前格罗方德即以类IDM策略，推展旗下28奈米业务。透过与客户一起投入早期晶片设计，将提供客制化服务并加速产品研发时程；未来在20奈米以下制程，该公司也将沿用此一发展策略，持续加强与IC设计公司合作，进一步提高生产效率与降低投资风险。

另一方面，随着20奈米以下制程难度与投资剧增，业界亦已提出半导体产业将进入后摩尔定律(Post-Moore’s Law)时代的看法，认为晶片制程演进将趋缓，转向2.5D/3D IC的系统单晶片(SoC)技术支线发展。魏少军认为，先进制程卡关将加速平面互补式金属氧化物半导体制程走向尽头，推助鳍式电晶体(FinFET)与异质晶片堆叠技术崛起，包括晶圆代工、晶片商与封测厂均已全力展开部署。