先进制程冲第一台积电16/10奈米抢先开火

刘德音指出，台积电已拟定一套完整作战计画，强攻20奈米以下先进制程，并规画旗下超大晶圆(GIGAFAB)12和14厂全力冲刺20、16及10奈米晶圆产能。目前，基于高介电常数金属闸极(HKMG)的20奈米制程正展开试产，并??将于今年底前展示具体市场成果；下一阶段则将在2013年部署FinFET 16奈米制程，并于2014年商用量产。

至于10奈米方面，台积电亦选定FinFET技术做为基石，并将导入极紫外光(EUV)混搭双重曝光(Double Patterning)的生产模式，同时撷取两种制程优势，加速晶圆产出时程和降低开销。

台积电研发副总林本坚分析，晶圆代工业者原先规画在20奈米世代就引进EUV微影制程；然而，EUV生产成本惊人且相关设备至今难产，遂导致制程技术发展延宕。预计在2015年步入10奈米世代后，才会突显出EUV技术的必要性。

值得一提的是，台积电综合制造成本与客户需求考量，同一片10奈米晶圆部分制程仍将沿用双重曝光方式。林本坚指出，虽然EUV仅须曝光一次，生产效率高，但机台昂贵将加重生产成本；因此，在不同的光罩层搭配双重曝光技术，方能改善成本结构加速商用。

至于10奈米以下制程，林本坚认为，届时EUV技术将更臻成熟，成本也大有改进，更适合用来提升10奈米以下晶圆生产效率。不过，到时候多重电子束(Multi E-Beam)也可望突破技术桎梏，成为晶圆代工业者另一个选择；台积电将密切观察两项技术进展，并审慎评估生产效益，择其一切入7奈米制程研发。

在此同时，台积电亦揭橥2013～2018年18吋晶圆发展的阶段性目标。台积电十二吋厂营运副总经理王建光透露，该公司最快将于2013～2014年推出18吋晶圆样品制造工具，随后于2015年提供测试设备(Demo Tool)；整段18吋晶圆产线则预定在2016～2017年完成，并于2018年正式启动量产。

显而易见，台积电今年积极参与G450C联合组织(Global 450 Consortium)，并大洒银弹入股半导体设备大厂--艾司摩尔(ASML)，分头从18吋晶圆制程标准、机台研发方向着手，成效已逐渐浮现。

王建光强调，除与国际大厂协商18吋晶圆发展共识外，台积电也戮力拉拢台湾半导体材料、设备、电子设计自动化(EDA)与封测服务供应商，开发一套独特18吋晶圆制作模式，实现差异化布局。2018年后，FinFET 10奈米将以18吋晶圆形式产出，大幅缩减晶片成本与功耗；同时降低晶圆制作过程中的水、电营运开支，进一步强化台积电的市场竞争力。