Altera/台积电共同开发全球首颗3DIC测试晶片

美商Altera与台积电 (2330)于今（22）日宣布，将采用台积电 CoWoS 生产技术，共同开发全球首颗能够整合多元晶片技术的三维积体电路（Heterogeneous 3 DIC）测试晶片，此项创新技术是将类比、逻辑及记忆体等各种不同晶片技术堆叠于单一晶片上组合而成，可协助半导体产业超越摩尔定律的发展规范。而台积电的CoWoS整合生产技术，能够提供开发3 DIC技术的半导体公司一套完整的解决方案，包括从前端晶圆制造到后端封装测试的整合服务。

Altera系首家采用台积电 CoWoS整合生产技术来开发、并顺利完成3 DIC测试晶片特性的半导体公司，此次与台积电合作开发的测试晶片，能够协助Altera迅速达成3 DIC的效能与可靠性，确保晶片的良率及性能目标；而台积电的CoWoS 生产技术结合Altera领先业界的矽智财，则为未来3 DIC产品的开发与布局奠定稳固基础。

另外，Altera将在3 DIC领域中开发更多衍生性技术，让客户能依据不同产品应用搭配所需的矽智财，Altera借助本身在场域可程式化闸阵列( FPGA )的领先技术，整合中央处理器（CPU）、专用积体电路（ASIC）、特定应用标准产品（ASSP）、记忆体及光学元件于一颗FPGA晶片上。该公司设计的3 DIC晶片不仅提供客户FPGA技术的优势，且协助客户展现产品的差异化，进而创造产品最大效益、有效降低功耗及生产成本、并缩小产品外观尺寸。

Altera全球营运暨工程资深副总裁Bill Hata表示，藉由与IMEC及SEMATECH等半导体组织的伙伴关系，加上采用台积电的CoWoS 生产技术，Altera将拥有绝对优势，可以在适当的时机提供客户符合市场需求的3 DIC产品，协助公司在技术创新的道路上持续往前迈进，保持领先，并超越摩尔定律。

台积电副总经理暨北美子公司总经理Rick Cassidy则指出，台积电与Altera的合作可以回溯至将近20年前，双方早已密切合作并共同开发最先进的制程与半导体技术。而台积电与Altera开发下一世代的3 DIC晶片，则是双方共同合作推升半导体技术至另一个新境界的良好范例。
CoWoS为一种整合生产技术，是先将半导体晶片透过Chip on Wafer (CoW)的封装制程连接至矽晶圆，再把此CoW晶片与基板连结，整合而成CoW-on-Substrate。将半导体连结于有厚度的晶圆片上的作法，可以避免在生产过程中造成扭曲变形的情况，台积电也计划提供CoWoS 生产技术全方位的整合服务。