半导体制程微缩至28纳米 先进封装技术

随着半导体制程微缩到28纳米，封测技术也跟着朝先进制程演进，日月光、矽品、京元电、力成、颀邦等一线大厂，皆加码布局3D IC及相对应的系统级封装(SiP)产能，包括矽穿孔(TSV)、铜柱凸块(Copper Pillar Bump)等。封测业者预估，最快2011年第4季应可接单量产。

台积电28纳米制程已在2011年第2季正式量产，预计到第3季应可持续放量。联电在日前法说会曾指出，该公司已有相关40-28纳米的规划，预料28纳米的发展会比40-65奈米为快，28奈米制程在2012年可望与40纳米同步。

半导体制程进入28纳米时代，封装技术也跟着同步演进，包括3D IC相对的SiP、TSV以及铜柱凸块，都是业者加码布局的重点。随着TSV加工技术进步，与加工成本下滑，预估采用TSV 3D IC技术的半导体产品出货量市占比重，将从2009年的0.9%提高至2015年的14%。

SEMI台湾暨东南亚区总裁曹世纶表示，3D IC是半导体封装的必然趋势，现在所有产业链中的厂商都在寻找更经济的解决方案和合作伙伴，希望尽早克服技术瓶颈，达成量产目标。

3D IC将是后PC时代主流，力成、尔必达(Elpida)与联电将针对28纳米及以下制程，提! 升3D IC整合技术，预计于第3季进入试产阶段，其他封测大厂包括日月光、矽品等，也积极部署3D堆叠封装技术，2012~2013年将可以见到明显增温态势。

日月光集团总经理暨研发长唐和明指出，由于使用矽基= (Silicon Interposer)的2.5D IC供应链已大致完备，2.5D IC的导入预期会帮助半导体技术顺利地由40奈米导入28纳米及以下。在电脑及智慧型手机等应用驱动下，预估至2013年2.5D与3D IC的商业化产品将有机会问世。

艾克尔在日前的法说会上提及，该公司在第2季资本支出达9,700万美元，用于支应晶片尺寸覆晶封装(FC CSP)、堆叠式FC CSP(flip chip stacked CSP)、细线路铜柱凸块覆晶封装(fine pitch copper pillar flip chip)等新一代先进封装技术。该公司表示，在积极着墨下，上述封装技术的2011年上半营收比2010年同期倍增。

台湾3大封测厂皆具备铜柱凸块相关技术能力，在铜打线制程领先的日月光铜柱凸块，已开始送样认证。根据客户产品蓝图规划，随着28纳米制程在2012年跃升主流，也将推升铜柱凸块需求大幅成长。力成已有相关机台到位，并与客户进行认证中，预计2011年第4季~2012年第1季即可量产。

颀邦和京元电于2011年3月签订合作备忘录。着眼于电子产品轻薄短小为市场趋势，电源管理IC为加强散热以及增加电压，对于厚铜制程需求开始浮现，且厚铜制程与金凸块、锡铅凸块制程类似，机器设备? |性高，电源管理IC便成为颀邦及京元电共同合作布局的新领域。同时中小尺寸LCD驱动IC转向12寸厂生产，8寸金凸块产能开始闲置，朝向厚铜制程方向发展也可解决8寸金凸块产能过剩问题。