后ArF时代的光刻征途

Cost matters。用中国话说就是“成本猛于虎”。

半导体业人士最大的梦想莫过于以最小的成本投入换取最大的回报。因此，按比例缩小、在单片晶圆上制造出更多的芯片是创新最强大的驱动力，它影响着成千上万的工程师们前赴后继，并推动大规模的企业投资。

“看似寻常最奇崛，成如容易却艰辛。”因为“终结”毕竟会发生，很难想象器件的栅能比原子的半径还小。好在光刻的持续进步将有助于推动未来几个技术节点的到来。后ArF时代的光刻征途俨然开始了。

计算光刻的春天
计算光刻无疑是摩尔定律连续跨越4大技术节点的历程中较为辉煌的一个故事。过去半导体芯片主要通过物理特征的变化，来实现按比例缩小，包括通过减小光刻波长、增大数值孔径（NA），以及形成可实现化学放大的光刻胶。从特征尺寸进入180nm开始，软件成为芯片按比例缩小的主要推动力（图1）。

“计算光刻的原理是将软件体系结构和高性能计算与扫描设备、光刻胶和刻蚀工艺结合起来，形成可通过校正掩膜形状来弥补物理范畴的不足的系统。”ASML的台湾区战略市场总监Peter Cheang博士这样总结何谓计算光刻。

计算光刻运用了一系列的数值模拟技术来改善光刻掩膜版的性能。这些技术包括：分辨率增强技术（Resolution Enhancement Technology，RET)、光学临近修正技术（Optical Proximity Correction，OPC)、照明光源与掩膜图形的相互优化技术（Source Mask Optimization，SMO)。其中最具前景的计算光刻技术在源掩膜优化（SMO）领域（图2）。一直以来，芯片厂商对各个制造工艺步骤的优化都是独立进行的，然而当发展至32nm及更小节点时，这种独立的优化模式便不再适用。

“SMO不仅仅指对掩膜单独进行修改，而是在设计的基础上对光源和掩膜同时进行优化。光源掩膜优化还可能大幅增加193nm扫描型光刻机可加工的工艺窗口，可将其延伸至16nm技术节点。”Peter Cheang博士说，“过去，进行一种产品的研发都需要在真正的硅片上真刀实枪的进行，流片过程涉及各项工艺，再加上繁琐的检测，往往一个周期耗时几个月之久。如果引入计算光刻，特别是SMO技术，那么一切都变成数字化和虚拟化的过程。也就是说，通过相关的软件，将参数、图形等数据输入，即可在极短时间内完成一个研发流程。既缩短了时间，又节约了生产线流片的成本，相关光刻性能也会更好。现在的4X、3Xnm的关键层均采用了SMO技术。”

过去，掩膜设计人员首先从与目标晶圆图形相似的掩膜图形着手，对掩膜的特性进行小范围调整，直到获得所需的晶圆结构为止。该方法在2Xnm节点处开始失效，因为193nm的光刻延伸至一个极端次波长范围。因此，在2Xnm节点上使用反向光刻技术（ILT）和SMO等模拟计算光刻技术变成可行。ILT通常会产生一个复杂的掩膜图形和大量非常细小的结构，使掩膜生产变得非常困难。更有甚者，SMO涉及到计算不均匀的扫描机光强分布。该分布旨在与ILT掩膜一起，在晶圆上呈现最佳的光刻效果。

然而，计算光刻方法也需要占用资源。早期的全芯片仿真需要一百万个CPU小时，尽管从此之后的EMF反推流程可以获得更高的效率。一旦设计收敛，就需要在光刻掩膜上制作实际的图形，之后进行检验和修补。在整个芯片上采用该方法与分隔出批次控制晶圆的成品率类似，这是一个工艺开发完成的信号。其它的挑战包括为获得同样的相移需要进行的点阵（与尺寸无关）腐蚀、最终掩膜检查和缺陷修补。

Peter Cheang博士介绍说，ASML目前提出了一体化光刻技术，即在芯片设计阶段就将实际生产中的不稳定性考虑进来，整合所有步骤，使用实际的光刻机配置和调节功能，以工艺窗口最大化为目标来创建瞄准指定工艺节点和应用的设计。使光源掩膜和照明源实现协同优化，以获得最大的工艺窗口。 在制造过程中，一体化光刻技术充分利用独特的测量技术和反馈回路，监控套准精度及CDU性能，使系统持续以工艺规格为中心，能够让光刻机性能维持在预先定义的基准范围之内，从而实现最佳工艺窗口，并提高产品良率。

在推动计算光刻技术发展的进程中，模型化的OPC也功不可没，它满足了从90nm到20nm及其以下工艺中对整个芯片上CD均匀性（CDU）的要求。由于未来对CDU的目标要求会更加苛刻，对整个芯片级的光刻性能优化将会变得非常重要和极其必要。针对现有工艺进行校准的模型化OPC，就必须在整个芯片级的CD校正和认证上提供可靠的精确度。

通常的OPC模型仅仅局限在所校准的光学和光刻胶的状况，每次任何一个光学设置发生改变，这种模型就要重新进行校准。为了能够在采用现有涂胶工艺情况下对即将采用的新一代曝光设备预先进行光刻工艺的表征，就需要一个完全分离型的光刻模型。因此，光刻胶、成像设备和掩膜模型都必须相互独立，这样才可使现有的光刻胶和掩膜模型能与新一代光学配置模型相结合。

尽管前景美好，但计算光刻依然面临着节点缩小带来的不少问题（图3）。比如说OPC层数的增加、图形密度的复杂度、越来越高的计算精度、所需的模型精度等等。



EUV光刻：想说爱你不容易！
当193nm浸入式光刻在32nm制程中风生水起，甚至有望在22nm光刻技术之争中再次独领风骚时，人们不禁发出感叹，193nm会成为“最后的波长”吗？

但是，22nm节点时，浸入式光刻将面临很多的难题：采用昂贵且复杂的双重图形技术时，怎样将图形友好的分离，这需要进行分离算法和相关的强大软件；在两次曝光时，如何实现精确对准并抑制交叉曝光所引起的临近光学效应；双重曝光导致产率降低约40%之巨，那么成本上的劣势如何弥补？浸入液的折射率预计将高于1.6，相关的材料能否配合？

193nm遇到的困局为EUV光刻打开了大门。

“物理就是物理，无论采用怎样的方法来延长193nm的使用寿命，极限还是会达到。” Peter Cheang博士说，“尽管浸入式方法增大了NA，但其增大毕竟有限，最终分辨率的进一步提高仍然需要在减小波长方面寻找出路。EUV将在未来的10年内为光刻的进一步发展提供很大的帮助。”[!--empirenews.page--]
EUV的波长为13.4nm，比ArF准分子激光在水中的等效波长还小一个数量级。对22nm来说，数值孔径NA只需2.5，而k1则可提高到0.6。EUV技术原本被寄希望于在65nm技术节点被采用，但是随着浸入式光刻、双重图形等技术的不断涌现，它崭露头角的日子不断的推迟。甚至有人质疑是否真的需要EUV？

EUV技术一直以来阻碍开发的问题包括：缺少光掩膜、光源功率和光刻胶。另外，每台光刻机的售价可能高达惊人的7000万美元。TSMC的纳米制像技术发展处资深处长林本坚博士说：“人家说魔鬼在于细节；我要说，魔鬼在于掩膜、光源功率和成本。”

为了获得每小时生产100片晶圆的产能，EUV光刻要有可以生成100瓦持续功率的功率源。迄今为止，最好的功率源在猝发模式下也只能生成四分之一的持续功率。Peter Cheang博士说：“光源直接影响生产率。2010年ASML出货的第二代EUV光刻机的功率为100W，预计将在20102年推出的第三代则会将功率提高至200W，生产率会达到125片/小时。”

Cymer市场及光刻应用副总裁Nigel Farrar认为，光源对于光刻机的重要性不言而喻，没有光源的匹配，一切图形成像都无从谈起。根据Cymer的技术发展路线图（表1），在2011年量产的第一阶段，Cymer提供的EUV光源功率将>100W；第二阶段为2011-2013，功率将>250W；到了第三阶段，即2013-2016年，功率将大于350W。EUV的发展一路上伴随着的是争议和高研发成本，Nigel Farrar对EUV的未来应用表示非常乐观，并会继续EUV的研发投入，在2011年会实现LPP EUV光源的商品化。

成本问题更是使得EUV投入市场进展缓慢。EUV设备成本可能高达4000万到6000万美元，是有史以来最贵的光刻技术，掩膜成本将比193nm浸入式高50%，其激光脉冲的成本可能高出3倍。

EUV技术使用的波长太短，所以只能使用反射式光学系统。同时为了减少散射和相差，掩膜表面必须保持原子尺度的平整。相移掩膜（PSM）上任何微小的图形变化都可能引起随机的相移，这无疑增加了PSM的技术难度。此外，还有无缺陷掩膜的制备、检查与修正，光学部件的功耗、散热和温度控制，以及表面起伏引起的散光等问题。与如今使用的传统光刻工具大相径庭。工艺步骤在多反射镜真空室里面进行。光学元件基本上是没有缺陷的反射镜，这些反射镜通过层间干扰来反射光线。

尽管人们看到了EUV光刻技术取代计算光刻技术的可能性，但EUV的开发进度延期使之未成为现实。取代过程是漫长和艰难的，几种光刻技术互补互利、此消彼长的态势将持续相当长的时间。

压印光刻与电子束直写胜算几何？
自从1996年美籍华人史蒂芬.周首先提出了纳米压印光刻(NIL)技术的概念后，在全球范围内掀起了一场科研领域的高潮。众多的文章中都提到纳米压印光刻很有可能取代现有步进式光刻成为下一代主流光刻技术，是EUV最有力的竞争者。

纳米压印技术的原理比较简单，通过将刻有目标图形的掩膜板压印到相应的衬底上——通常是很薄的一层聚合物膜，实现图形转移后，然后通过热或者UV光照的方法使转移的图形固化，以完成微纳米加工的光刻步骤。其相对成本很低，已经在微流体、微光学系统获得了应用。它具有高分辨率、高产能以及低生产成本等特性。纳米压印的方法目前主要有三大类，即冷压印、热压印和软模压印。

冷压印是用石英模具做冷压，用紫外固化（图4）。由于无需加热等过程，只需要紫外曝光固化，对准精度和产能相对于热压印都有大幅度的改善。这种方法可以做很细的线条。问题就是清洗和对颗粒的敏感。

热压印技术（图5）以硅或者镍材料的硬质模板和热塑性压印材料为基础，可以实现大面积高精度的模板结构复制。这种方法主要不是用来做IC的。而是加工一些塑料基板。在微流体方面的应用非常广泛。这也许是目前压印技术得到应用的领域。但是它需要的图形尺寸是几十微米的量级。
软模压印技术（图6）使用软质聚合物模板，可以在很大面积上配合基底的不平整表面实现均匀接触，从而在很低的压力下使得大面积一次压印成为可能。这是很新的技术。主要的优点是可以加工细线条，同时对颗粒不敏感。也许这是纳压印得到应用的希望。



纳米压印的困难是明显的。首先是模具的制作。由于压印是1:1的技术，也就是说实际的图形尺寸就是模具上图形的尺寸。制作的价格可想而知。在目前的光刻中由于是投影式的，所以掩膜板上的图形是实际图形的4倍。其次是模具的损耗。由于模具很贵，所以不能出现损坏的现象。但是由于是接触式的工艺，不能保证不被损坏，特别是图形很小时更容易被损坏。对于市场来说，只有现有的技术能继续做下去，那么纳米压印进入IC生产的可能性就不大。

成功的将纳米压印光刻技术引入大规模生产需要满足以下两个客观条件：低成本和高质量。SUSS MicroTec中国区总经理龚里博士说：“纳米压印的技术我们讨论了许多年了，但是这种方法总不能在工业界实现突破。这中间的原因我想有下面几点：1）因为压印是需要相互接触的。相互接触就会产生颗粒。有了颗粒压印的成品率就会有大问题；2）压印模具的清洗是一个大问题。我们总不能做几片就清洗一次吧？而接触后就一定会有粘污，有沾污就免不了清洗。这就会增加成本，这是工业界不想要的；3）另一个很重要的原因是我们现有的光刻系统总能在人们认为到了极限的时候有新的发展。它总能在最关键的时候拿出做下一代产品的方法。这让别的技术很难进入。工业界是保守的，不到头就是会用老的技术。”

林本坚博士则非常看好多电子束直写技术（Multi-e-beam direct write），并认为在22nm及更小节点，该技术将比EUV更胜一筹。多电子束直写是从电子束直写技术发展而来的一种无掩膜光刻技术，它通过计算机直接控制聚焦电子束在光刻胶表面形成图形。长久以来，电子束直写被用于制备掩膜和小批量新型器件。多电子束直写的优点是不需要掩膜，分辨率可高达7nm，缺点是产率太低，成本仍然过高。[!--empirenews.page--]

多电子束直写技术使用超过10000个电子束来并行直写，产率已经可以达到5-60wph。设备成本约为2000万美元，相较于193nm浸入式光刻和EUV要低很多。多电子束直写可用的最大景深达到650nm，其高分辨率确保了较高的拓展性，预计可达到11nm或更小节点。

目前，多电子束直写面临的主要问题是如何获得高能量的电子束源，以及数量庞大的平行电子束，怎样处理海量的直写数据等。不过比起大热的193nm浸入式光刻和EUV，多电子束直写获得的瞩目程度还有待加强，研发投入力度仍需大力支持。

如果做一个乐观的总结，即使成本真的“猛于虎”，其“猛”也是反映出了光刻技术和半导体制造的转型之势，以及它带动和激发的创新及潜在之力。按经济学原理，只要投入的成本最终能获得更高的利润，这也是一笔划算的买卖，只是我们需要更多的耐心和精力。