阿尔特拉凭借“28nm+3项新技术”加快ASIC的替代步伐

美国阿尔特拉公司Vince Hu
“我们希望加快以FPGA替代ASIC/ASSP的步伐”（美国阿尔特拉产品及市场营销副总裁Vince Hu）。FPGA厂商阿尔特拉（Altera）就其正在开发的28nm工艺FPGA，公布了可实现更高性能、更低成本的新技术（图1）。新技术共有三项（图2）：①支持可嵌入FPGA的定制硬IP模块“Embedded HardCopyBlock”；②每通道28Gbit/秒的高速收发器；③在FPGA其他区域正常工作，而可只进行部分重构的“部分可重构（Partial Reconfiguration）”。

阿尔特拉的目标是通过导入这三项新技术，实现单凭微细化无法达到的低成本、低功耗及高性能。阿尔特拉表示，与包括FPGA在内的约为30亿美元的2009年PLD市场规模相比，同年ASIC/ASSP的市场规模大约为760亿美元。其中，即使不包括PC外设、视频游戏及便携媒体播放器等的消费类产品，以及用于手机的ASIC/ASSP，PLD可替代的ASIC/ASSP市场规模依然为280亿美元，接近PLD的10倍。阿尔特拉的目标是，在以往微细化的基础上导入革新性的电路技术等，以提前实现以FPGA替代ASIC/ASSP的宿愿。

图1：可实现仅凭微细化难以达到的小面积、低功耗及高速化
阿尔特拉公布了从28nm工艺FPGA开始导入的三项新技术的效果。与仅依靠微细化手段相比，在减小电路面积、降低功耗及提高输入输出性能方面，可获得大得多的效果。（点击放大）


图2：从28nm工艺FPGA开始导入的三项新技术
阿尔特拉从28nm工艺开始导入FPGA的三项新技术为：支持定制的硬IP模块“Embedded HardCopy Block”、每通道28Gbit/秒的高速收发器技术及部分可重构（Partial Reconfiguration）技术。（点击放大）

在FPGA上集成定制IP

此次要导入的新技术，尤其是①，有望大为改变设备厂商使用FPGA的方法。对于设备厂商来说，如同拥有自己专用的FPGA一般。以前，阿尔特拉产品构成的基础一直为两种，一种是用户虽可定制、但大多数都使用相同硬件的FPGA产品，另一种是不能定制但缩小了芯片面积的结构化ASIC“HardCopy ASIC”。

技术①Embedded HardCopy Block是在FPGA中嵌入小面积电路HardCopy模块的技术。由此设备厂商可将专用的特定功能和独有的定制电路，作为小面积硬IP内核嵌入，从而制成专用FPGA。也就是说，当设备厂商在以推出多种派生机型的前提下进行产品开发时，可以使用将多种机型通用的自主功能作为硬IP内核嵌入的 “独有FPGA”。将此FPGA用作母片的话，之后推出派生机型时，只需变更同一芯片上FPGA区域的逻辑即可注1）。

注1）Embedded HardCopy Block将导致阿尔特拉的产品构成发生巨大变化。以前的FPGA是极具通用倾向的半导体产品。就是说，其一直是大量用户使用的品种不多的FPGA。今后，阿尔特拉将迅速推进FPGA向多品种发展。比如，以指定应用为前提，由该公司事先将大量用户通用的功能作为硬IP内核嵌入FPGA，作为ASSP产品供应。

达到每通道28Gbit/秒

技术②的高速收发器将会有助于要求高输入输出性能的FPGA的低成本化和低功耗化（图3）。每通道的数据传输速度达到28Gbit/秒，与现有FPGA配备的高速收发器（每通道的数据传输速度约为11Gbit/秒）相比，提高到了约2.5倍。在实现数据传输速度为800Gbit/秒的FPGA时，如果采用每通道10Gbit/秒的收发器，芯片上共需要80个通道。即，随着收发器电路数量的增加，芯片面积及功耗会也会增加注2）。而使用每通道25Gbit/秒的收发器时，每个芯片的通道数量只需32个即可。这样便可削减芯片面积和功耗。

注2）这是因为，收发器的输入输出垫需要一定面积，有时不管逻辑电路规模如何，FPGA的芯片面积都由输入输出垫的数量决定。

图3：高速收发器带来的好处
当构成输入输出数据的传输速度为800Gbit/秒的FPGA时，使用每通道10Gbit/秒的收发器（a）时与使用25Gbit/秒的收发器（b）时的比较。与（a）相比，（b）能够更多地减少外置部件、输入输出端子及功耗。（点击放大）


技术③的部分可重构功能是在不停止正常工作的情况下擦写FPGA的可重构数据。阿尔特拉认为，“在软件无线系统以及不允许停机的高可靠性设备领域，该技术的需求将不断扩大”注3）。（记者：大石 基之）

注3）在部分可重构方面，赛灵思已公布将投放采用该功能的Virtex系列FPGA。