GlobalFoundries宣布其28奈米制程服务已准备就绪

晶圆代工业者 GlobalFoundries 与其 EDA 、IP供应商夥伴共同宣布，已经完成 28奈米 CMOS制程的数位设计流程验证；该制程命名为「超低功耗(super low power，SLP)」，包含闸优先(gate-first)的高介电金属闸极堆叠(high-k metal gate stack)。

GlobalFoundries 表示，现可让客户生产已通过验证的 28奈米设计，并可提供一系列包括合成(synthesis)、布线、验证与可制造性设计(DFM)在内的工具与设计解决方案；其 EDA 与IP包括Synopsys、Metor、Magma、Apache、Cadence与ARM。

此外GlobalFoundries 声称，其设计流程包括进阶的设计规则检查(design rule checking)──DRC+，采用二维的形状式样板比对法(shape-based pattern-matching)，能将厘清复杂制程问题的速度提升100倍，又不牺牲精确度。

据了解，Cadence已经利用自家工具完成该制程节点的一款内含数百万电晶体、面积尺寸仅9mm2的验证设计，包含高阶合成、低功耗、布线、DFM与验证；该设计将在2011上半年完成矽验证，而完整的28奈米设计、布局脚本，以及一系列建议解决方案白皮书、DFM，将可在第一季提供给客户。

Synopsys所提供的工具包括设计与实体验证应用的Lynx Design System与Galaxy Implementation Platform；Mentor的方案则整合了Olympus与Calibre等布线及制造评估(manufacturing scoring)工具。此外Apache的设计解决方案，锁定关键性的功耗、杂讯与可靠度等设计挑战；ARM则聚焦Artisan实体IP平台。

编译： Judith Cheng

(参考原文： GlobalFoundries opens for 28-nm business，by Peter Clarke)