台积电采用TLM导向设计与验证、3D IC设计与完善整合DFM功能

益华计算机(Cadence)宣布，TLM (transaction-level modeling)导向设计与验证、3D IC设计实现以及整合DFM等先进CadenceR设计技术与流程，已经融入台积电设计参考流程11.0版中。

Cadence的技术有助于28奈米TLM到GDSII进行复杂的芯片设计、设计实现、验证与签核(signoff)。Cadence针对台积电设计参考流程的扩增部分，在最短的设计时程下，实现复杂的高效能、低功耗、混合讯号芯片，更支持了Cadence提出的EDA360策略。Cadence支持崭新的设计参考流程，即是为实现EDA360产业新愿景，而完成最新里程碑的展现。Cadence与台积电的合作，使双方转移到更高阶的萃取与先进制程，同时并降低开发成本。

台积电营销处资深处长庄少特表示，台积电设计参考流程11.0版添加了Cadence软件工具与解决方案，藉由ESL设计与验证以及3D IC整合成为主流制程的一环，广泛地解决重要的设计议题，更提高了设计生产力。

独特的Cadence ECO (engineering change order)功能能避免不必要的反复作业，实现更快速的上市时程。3D IC设计功能则是在设计实现阶段，就能够协助设计决策，确保封装阶段的最佳效能与功耗trade-off。由于DFM设计解决方案整合到设计实? {工具中，设计人员能够高枕无忧地完成自己的区块或芯片层设计，达成量产时程的目标。

Cadence资深副总裁兼策略长黄小立表示，藉由全新的设计参考流程，Cadence与台积电共同以这项重要的技术创新与方法，以完整、可预测的流程，帮助系统至芯片实现 (System to Silicon Realization) 产业新境界的实现。