Altera抢先公开Stratix V谜底，28nm制高点争夺战开打
时间：2010-04-20 06:37:00
手机看文章
扫描二维码
随时随地手机看文章
[导读]一贯强调抢占技术制高点的Altera在28nm节点FPGA开发上又一次跑在了 Xilinx的前面，日前Altera在深圳隆重揭开了其下一代28nm Stratix V FPGA的谜底。
Stratix V FPGA的主要性能突破包括：集成66个28Gbps串行收发器
一贯强调抢占技术制高点的Altera在28nm节点FPGA开发上又一次跑在了 Xilinx的前面，日前Altera在深圳隆重揭开了其下一代28nm Stratix V FPGA的谜底。
Stratix V FPGA的主要性能突破包括：集成66个28Gbps串行收发器（每通道功耗仅200mW）、提供1.6Tbps串行交换能力、提供12.5Gbps背板驱动和28Gbps芯片至芯片驱动能力、提供7组72位 1600Mbps DDR3接口、以及提供1840 GMACS或1000 GFLOPS计算能力、业界第一款精度可变的DSP模块、53Mb嵌入式存储器、在FPGA上高度集成的硬核IP（包括PCIe接口）。
Altera 亚太区高级市场经理罗嘉鸾表示：“Stratix V的开发成功进一步拉大了与我们的主要竞争对手在高速串口能力方面的距离，因为至今我还没听说哪个客户在用别人的11.3Gbps高速串口产品。 Stratix V的12.5Gbps背板驱动和28Gbps芯片至芯片驱动能力在业内也是远远领先的，这一能力使得客户无需再配备额外的驱动器，从而不仅可节省BOM成本，而且可提高系统可靠性。”
Stratix V采用TSMC高性能28nm HKMG工艺制造，该工艺提供的性能比其它28nm工艺高出35%，这使得它可提供速度最快、功效最高的收发器。这一工艺也使得Stratix V的系统总功耗比前一代Stratix IV低30%。
“这一工艺使得Stratix V能满足高端系统客户提出的在相同的引脚布局中以相同甚至更低的功耗和成本实现更大带宽的要求。”罗嘉鸾指出，“我们承认Stratix V的功耗性能比不上我们主要竞争对手的28nm FPGA，因为他们选择的是高性能低功耗28nm工艺。我们认为，高性能和低功耗是一对矛盾的指标，不可能同时兼顾。我们选择了高性能的工艺，是因为我们认为客户更加需要高性能。”
Stratix V FPGA
Altera做出这一决策是因为他们看到在高端通信、广播、军事和计算机存储系统市场上，带宽是一个最需要突破的瓶颈。目前移动互联网产品的丰富正推动带宽以每年50%的速度增长，40G和100G城域网和骨干网通信系统已开始应用，并将很快过渡到400G通信系统。3D TV和1080p HDTV目前正在全球迅速发展。在军事应用上，更多更高精度的传感器需要更快地互联到决策点，越来越高的智能化和安全防卫需求也需要更高的计算处理能力。在计算机存储领域，云计算趋势也正在推动对更高带宽的需求。
为了满足这些关键高端应用市场对更高带宽的需求，Altera Stratix V系列FPGA将包括四种型号产品，以更好地满足无线/固网通信、广播、军事、计算机和存储、以及测试和医疗市场的多种针对性应用需求。它们包括：1）Stratix V GT FPGA，业界唯一面向100G以上系统，并集成28Gbps收发器的FPGA；2）Stratix V GX FPGA，支持多种应用的600Mbps至12.5Gbps收发器；3）Stratix V GS FPGA，提供600Mbps至12.5Gbps收发器，适用于高性能DSP应用；4）Stratix V E FPGA，适用于ASIC原形开发和仿真以及高性能计算应用的高密度FPGA。
以100G带宽接口为例，如用Stratix IV来实现，需要10个11.3Gbps收发器来实现，其总功耗为1.58W，但如用Stratix V来实现，则只需要4个28Gbps收发器就可以了，其总功耗仅为0.8W，也就是说功耗可节省一半。
Altera产品和企业市场副总裁Vince Hu说：“第五代Stratix系列创新技术极大地提高了高端FPGA器件的密度和I/O性能，进一步巩固了FPGA相对于ASIC和ASSP的竞争优势。Altera一直致力于解决提高带宽、同时满足设计成本和功耗要求这一难题。从内核到I/O，我们研究了Stratix V FPGA的所有指标，确保该器件具有最佳性能、密度和集成度。”
Stratix V FPGA支持多种3G、6G和10G协议以及电气标准，满足兼容性要求。例如，10G/40G/100G、Serial RapidIO 2.0、Interlaken和PCI Express（PCIe）Gen 3、Gen 2、Gen 1。该器件支持与10G背板（10GBASE-KR）和光模块的直接链接。
罗嘉鸾表示：“Stratix V是业内第一款可提供精度可变DSP模块的FPGA，这使得它可提供业内效率最高、性能最好的多精度DSP数据通路和功能，如FFT、FIR和浮点 DSP。”
Stratix V另一最具Altera特色的改进是集成了2个嵌入式HardCopy模块，它可提供700K等价逻辑单元、1千4百万个ASIC逻辑门。它使得客户可在 Stratix V中实现集成度最高的硬核IP，从而可在没有成本或功耗代价情况下提高FPGA器件的性能。
罗嘉鸾说：“与软核逻辑相比，硬核逻辑功耗可降低65%，性能提高2倍。而且它使得客户仅需3-6个月的周期就可以开发出低功耗的新专有器件型号，以满足新的目标应用。”
这一Altera独有的嵌入式HardCopy模块技术使得客户在65nm节点以上新产品开发中无需面临两难选择：若选择功耗更低和速度更快的ASSP吧，高昂的NRE费用和流片费用已使得他们无力在更新周期越来越短的新产品开发上选择ASSP；但若选择FPGA吧，功耗又有点太高。Stratix V完美地解决了这一问题。
Altera亚太区高级市场经理罗嘉鸾
Stratix V另一重大内核体系结构改进是首次增加了用户友好的部分重配置功能，FPGA设计人员可以动态重新配置部分FPGA，而其它部分仍然正常运行。
罗嘉鸾表示：“虽然我们主要竞争对手的部分重配置技术已进入到第五代，但其软件工具要求客户对FPGA的硬件架构有很深了解才能进行动态重配置工作。而 Quartus II不需用户对Stratix V有很多了解就可以进行动态部分重配置设计。”
Stratix V是专为下一代100GbE和光传输应用而开发的。300G MAC/Interlaken桥接器只需要一片Stratix V既可实现，而且功耗不足25W。目前的100G OTN Muxponder实现需要10路光模块驱动器、2个多客户接口ASSP、10路外部时钟源、以及一片Stratix IV，但如用Stratix V来实现，则可省去10路光模块驱动器、2个多客户接口ASSP和10路外部时钟源，不仅功耗可降低35.5W，而且还可降低一半的成本。
此外，Altera还为Stratix V FPGA用户提供HardCopy ASIC器件，以帮助他们以较低的成本和风险过渡到ASIC产品。Stratix V的样片预计将于明年1季度提供，即将于今年2季度推出的Quartus II 10.0软件将可为Stratix V FPGA提供支持。
至此，我们可以清晰地看到，Altera开发28nm FPGA的思路仍然和其前一代产品是一模一样的，尽管这次Altera没有公开Cyclone V的开发信息，但它肯定会针对低成本、低功耗市场开发下一代Cyclone系列产品。这一策略的好处是允许客户可在现有的开发平台上对产品进行升级，升级速度和上市周期最快。[!--empirenews.page--]
反观Xilinx，其28nm FPGA的架构将走向统一，未来将基于统一架构开发高端和低端FPGA产品，这么做固然有其独特的好处，如同时采用Xilinx高端和低端FPGA的客户无需购买两款开发工具，无需开发两套平台，因此今后在开发产品时，无论是开发成本、上市周期和内部工程资源都可得到大幅节省，但它也有缺点，即目前的 Virtex和Spartan客户必须重新开发硬件平台（因为引脚配置肯定不同了），而且以前积累的FPGA工程资源可能都要重新改写。
这二种截然不同的开发思路和市场策略到底谁能在未来更受市场的欢迎，现在还不好骤下断语，因为它们各有各的优点和缺点。但作为第三方媒体，我们将不断跟踪和观察市场对这二种产品的接受程度，敬请关注我们的后续报道。
Stratix V FPGA的主要性能突破包括：集成66个28Gbps串行收发器（每通道功耗仅200mW）、提供1.6Tbps串行交换能力、提供12.5Gbps背板驱动和28Gbps芯片至芯片驱动能力、提供7组72位 1600Mbps DDR3接口、以及提供1840 GMACS或1000 GFLOPS计算能力、业界第一款精度可变的DSP模块、53Mb嵌入式存储器、在FPGA上高度集成的硬核IP（包括PCIe接口）。
Altera 亚太区高级市场经理罗嘉鸾表示：“Stratix V的开发成功进一步拉大了与我们的主要竞争对手在高速串口能力方面的距离，因为至今我还没听说哪个客户在用别人的11.3Gbps高速串口产品。 Stratix V的12.5Gbps背板驱动和28Gbps芯片至芯片驱动能力在业内也是远远领先的，这一能力使得客户无需再配备额外的驱动器，从而不仅可节省BOM成本，而且可提高系统可靠性。”
Stratix V采用TSMC高性能28nm HKMG工艺制造，该工艺提供的性能比其它28nm工艺高出35%，这使得它可提供速度最快、功效最高的收发器。这一工艺也使得Stratix V的系统总功耗比前一代Stratix IV低30%。
“这一工艺使得Stratix V能满足高端系统客户提出的在相同的引脚布局中以相同甚至更低的功耗和成本实现更大带宽的要求。”罗嘉鸾指出，“我们承认Stratix V的功耗性能比不上我们主要竞争对手的28nm FPGA，因为他们选择的是高性能低功耗28nm工艺。我们认为，高性能和低功耗是一对矛盾的指标，不可能同时兼顾。我们选择了高性能的工艺，是因为我们认为客户更加需要高性能。”
Stratix V FPGA
Altera做出这一决策是因为他们看到在高端通信、广播、军事和计算机存储系统市场上，带宽是一个最需要突破的瓶颈。目前移动互联网产品的丰富正推动带宽以每年50%的速度增长，40G和100G城域网和骨干网通信系统已开始应用，并将很快过渡到400G通信系统。3D TV和1080p HDTV目前正在全球迅速发展。在军事应用上，更多更高精度的传感器需要更快地互联到决策点，越来越高的智能化和安全防卫需求也需要更高的计算处理能力。在计算机存储领域，云计算趋势也正在推动对更高带宽的需求。
为了满足这些关键高端应用市场对更高带宽的需求，Altera Stratix V系列FPGA将包括四种型号产品，以更好地满足无线/固网通信、广播、军事、计算机和存储、以及测试和医疗市场的多种针对性应用需求。它们包括：1）Stratix V GT FPGA，业界唯一面向100G以上系统，并集成28Gbps收发器的FPGA；2）Stratix V GX FPGA，支持多种应用的600Mbps至12.5Gbps收发器；3）Stratix V GS FPGA，提供600Mbps至12.5Gbps收发器，适用于高性能DSP应用；4）Stratix V E FPGA，适用于ASIC原形开发和仿真以及高性能计算应用的高密度FPGA。
以100G带宽接口为例，如用Stratix IV来实现，需要10个11.3Gbps收发器来实现，其总功耗为1.58W，但如用Stratix V来实现，则只需要4个28Gbps收发器就可以了，其总功耗仅为0.8W，也就是说功耗可节省一半。
Altera产品和企业市场副总裁Vince Hu说：“第五代Stratix系列创新技术极大地提高了高端FPGA器件的密度和I/O性能，进一步巩固了FPGA相对于ASIC和ASSP的竞争优势。Altera一直致力于解决提高带宽、同时满足设计成本和功耗要求这一难题。从内核到I/O，我们研究了Stratix V FPGA的所有指标，确保该器件具有最佳性能、密度和集成度。”
Stratix V FPGA支持多种3G、6G和10G协议以及电气标准，满足兼容性要求。例如，10G/40G/100G、Serial RapidIO 2.0、Interlaken和PCI Express（PCIe）Gen 3、Gen 2、Gen 1。该器件支持与10G背板（10GBASE-KR）和光模块的直接链接。
罗嘉鸾表示：“Stratix V是业内第一款可提供精度可变DSP模块的FPGA，这使得它可提供业内效率最高、性能最好的多精度DSP数据通路和功能，如FFT、FIR和浮点 DSP。”
Stratix V另一最具Altera特色的改进是集成了2个嵌入式HardCopy模块，它可提供700K等价逻辑单元、1千4百万个ASIC逻辑门。它使得客户可在 Stratix V中实现集成度最高的硬核IP，从而可在没有成本或功耗代价情况下提高FPGA器件的性能。
罗嘉鸾说：“与软核逻辑相比，硬核逻辑功耗可降低65%，性能提高2倍。而且它使得客户仅需3-6个月的周期就可以开发出低功耗的新专有器件型号，以满足新的目标应用。”
这一Altera独有的嵌入式HardCopy模块技术使得客户在65nm节点以上新产品开发中无需面临两难选择：若选择功耗更低和速度更快的ASSP吧，高昂的NRE费用和流片费用已使得他们无力在更新周期越来越短的新产品开发上选择ASSP；但若选择FPGA吧，功耗又有点太高。Stratix V完美地解决了这一问题。
Altera亚太区高级市场经理罗嘉鸾
Stratix V另一重大内核体系结构改进是首次增加了用户友好的部分重配置功能，FPGA设计人员可以动态重新配置部分FPGA，而其它部分仍然正常运行。
罗嘉鸾表示：“虽然我们主要竞争对手的部分重配置技术已进入到第五代，但其软件工具要求客户对FPGA的硬件架构有很深了解才能进行动态重配置工作。而 Quartus II不需用户对Stratix V有很多了解就可以进行动态部分重配置设计。”
Stratix V是专为下一代100GbE和光传输应用而开发的。300G MAC/Interlaken桥接器只需要一片Stratix V既可实现，而且功耗不足25W。目前的100G OTN Muxponder实现需要10路光模块驱动器、2个多客户接口ASSP、10路外部时钟源、以及一片Stratix IV，但如用Stratix V来实现，则可省去10路光模块驱动器、2个多客户接口ASSP和10路外部时钟源，不仅功耗可降低35.5W，而且还可降低一半的成本。
此外，Altera还为Stratix V FPGA用户提供HardCopy ASIC器件，以帮助他们以较低的成本和风险过渡到ASIC产品。Stratix V的样片预计将于明年1季度提供，即将于今年2季度推出的Quartus II 10.0软件将可为Stratix V FPGA提供支持。
至此，我们可以清晰地看到，Altera开发28nm FPGA的思路仍然和其前一代产品是一模一样的，尽管这次Altera没有公开Cyclone V的开发信息，但它肯定会针对低成本、低功耗市场开发下一代Cyclone系列产品。这一策略的好处是允许客户可在现有的开发平台上对产品进行升级，升级速度和上市周期最快。[!--empirenews.page--]
反观Xilinx，其28nm FPGA的架构将走向统一，未来将基于统一架构开发高端和低端FPGA产品，这么做固然有其独特的好处，如同时采用Xilinx高端和低端FPGA的客户无需购买两款开发工具，无需开发两套平台，因此今后在开发产品时，无论是开发成本、上市周期和内部工程资源都可得到大幅节省，但它也有缺点，即目前的 Virtex和Spartan客户必须重新开发硬件平台（因为引脚配置肯定不同了），而且以前积累的FPGA工程资源可能都要重新改写。
这二种截然不同的开发思路和市场策略到底谁能在未来更受市场的欢迎，现在还不好骤下断语，因为它们各有各的优点和缺点。但作为第三方媒体，我们将不断跟踪和观察市场对这二种产品的接受程度，敬请关注我们的后续报道。
下载文档
