台积电转守为攻

接收本杂志访问的台积电蒋尚义（摄影：山田 慎二）
台湾台积电（TSMC）推出了通过设备投资和技术开发超越竞争对手的战略。该公司2009年实现了31％的营业利润率，2010年将实施大幅超过其他竞争对手的48亿美元设备投资（图1）。这个数字与美国英特尔和韩国三星电子在2010年计划的半导体投资额相当，在硅代工厂商中创下了历史最高的记录。台积电2008～2010年的设备投资总额大有逼近100亿美元的架势。

在40nm工艺中拥有80％的全球市场份额

台积电将把此次设备投资的大部分用于40nm工艺以后的尖端产品中。原因是“尖端产品的供需逐渐趋于紧张”（台积电高级副总裁、研发负责人蒋尚义）。尤其是在迫切需要新型曝光技术的40nm工艺方面，包括台积电在内的许多硅代工企业都在量产时尝到了苦头。台积电目前已经解决了这个问题，2009年年底之前在40nm工艺中实现了累计10万片的供货业绩。结果“台积电在40nm工艺硅代工市场上获得了80％的市场份额”（蒋尚义）。

为了满足旺盛的需求，台积电将分别扩建作为主力的300mm工厂“Fab12”和“Fab14”（图2）。蒋尚义表示，“在2010年，两个工厂加起来将新设相当于12个美式橄榄球场大小的无尘车间”。这样，两个工厂加起来的40nm工艺产能在2010年第四季度能达到合计16万片，实现翻番。该公司40nm工艺的销售额比例在2009年第四季度为9％，2010年年底将提高到20％。

图1：在设备投资额方面超越其他竞争公司台积电的设备投资额在2010年将达到48亿美元，远远超过其他竞争公司。48亿美元中的94％将用于尖端工艺。基于台积电提供的资料。

还将探讨FinFET和EUV曝光技术

台积电计划继40nm工艺后，致力于28nm工艺的量产和20nm工艺的技术开发，以拉大与其他竞争对手之间的差距。
台积电首次在28nm工艺中，导入了可大幅削减漏电耗能的高介电率（high-k）栅极绝缘膜和金属栅极技术。这种制造方法中采用了不同于其他许多竞争对手的名为“后栅极（Gate Last）”的技术（图3）。美国IBM等公司推进的“先行栅极（Gate First）”方式，虽然具有接近原制造方法的优点，但是“难以控制晶体管的阈值电压，难以满足从低功耗用途到高性能用途的广泛要求”（蒋尚义）。因此，蒋尚义断定“最终，将没有企业采用先行栅极”。

台积电将在2010年第四季度开始通过采用high-k/金属栅极的28nm高性能版工艺量产。另外，还将在2011年初开始采用基于high-k/金属栅极的28nm低功耗版工艺。估计FPGA巨头美国阿尔特拉（Altera）和美国赛灵思（Xilinx）将采用这种低功耗版工艺。赛灵思此前曾经向台湾联华电子（UMC）等公司委托生产，2010年2月宣布28nm工艺生产将外包给台积电 注1）。

注1）除了台积电外，赛灵思还将向三星电子委托生产28nm工艺FPGA。

台积电已经宣布，计划在随后的20nm工艺中从2013年第二季度开始采用低功耗版工艺进行生产。为了实现这一目标，目前台积电正在同时开发两种晶体管。一种是沟道结构为平面型的老式FET，另一种是采用了立体型沟道结构的FinFET。FinFET与原来的型号相比，有望实现高性能和低功耗。另外，在20nm工艺中，“客户将可以利用TSV（硅贯通孔）”（蒋尚义）。

图2：仅在2010年就将增设相当于12个美式足球场大小的无尘车间计划在作为主力的300mm工厂“Fab12”和“Fab14”新设无尘车间，提高40nm工艺产能。资料由台积电提供。

图3：采用了后栅极方式的high-k/金属栅极技术 “先行栅极”方式是先形成栅极然后形成源漏极，而“后栅极”方式则是形成源漏极后再形成栅极，因此后者具有栅极部分不易受到热负荷影响的优点。资料由台积电提供。

关于20nm工艺的光刻技术，台积电计划继续使用现有的液浸ArF曝光技术。将采用分两次进行曝光的二次图形。台积电对EUV曝光技术也寄予厚望，因此在2010年2月宣布将在研发用途中导入荷兰阿斯麦（ASML）公司的EUV曝光装置。蒋尚义表示，“如果生产效率得到提高，将有可能在20nm以后工艺中用于量产” 注2）。 （记者：木村 雅秀）

注2）不过，EUV曝光装置“每台的价格目前高达8000万美元”（台积电蒋尚义）。因此，该公司还将同时探讨电子束（EB）曝光技术。