台积电日本举办技术论坛 介绍20nm技术开发及晶圆处理能力提高状况

台湾台积电（TSMC）2010年2月24日在横滨举行了技术论坛“TSMC 2010 Executive Forum on Leading Edge Technology”。台积电负责研发的高级副总裁蒋尚义就技术开发状况等发表了演讲。蒋尚义分别介绍了在45/40nm、32/28nm及22 /20nm各工艺中新导入的工艺，并公开了各工艺的进展情况。

45/40nm工艺中导入的新技术为ArF液浸曝光技术、第三代应变硅技术及相对介电常数减至2.5的低介电率（low-k）层间绝缘膜技术。最初为确立工艺碰到了许多问题，不过目前已解决相关问题，工艺迅速获得了确立。缺陷密度在09年第3～4季度削减到了0.1～0.3/平方英寸。送厂生产数量也在快速增加，其中一半确立了量产体制。

32/28nm工艺中导入的新技术主要为新型栅极技术。低耗电版（28LP）使用SiON栅极绝缘膜，高性能版（28HP）和中高性能低漏电版（28HPL）结合使用高介电率栅极绝缘膜及金属栅极绝缘膜（high-k/金属栅极）。作为high-k/金属栅极的形成工艺，由最初研究的先行栅极方式改成了后栅极方式。此外，还导入了第四代应变硅技术及低电阻铜布线技术。铜布线之所以能够降低电阻是因为提高了铜及势垒金属的表面平坦性等，以及抑制了布线表面流通的电流中的电子散乱分布。关于28nm工艺开发的进展情况，该公司表示，28LP的64Mbit SRAM的成品率为65％，28HP为27％，28HPL为15％。预计从2010年6月底到2010年年底开始风险生产。

关于22/20nm工艺，该公司此前考虑了2种晶体管结构，分别为原来的平板型结构和翅片结构。在曝光技术方面，最初可导入二次图形技术（DPT）的 ArF液浸曝光技术、EUV（extreme ultraviolet）曝光技术及电子束（EB）直描技术三者中的任意一种，随后该公司提出了导入EUV曝光技术的方案。除此之外，该公司还预定导入第 2代high-k/金属栅极技术及相对介电常数不足2.5的low-k膜技术。另外，还提到了无铅焊接技术、三维芯片层叠技术及TSV（硅通孔）技术等。将于2012年以后开始风险生产。

关于不同工艺的销售额，台积电表示，09年第四季度0.13μm以下工艺的销售额占整体的70％，40nm以下工艺的销售额占整体的9％。据称，到 2010年年底，40nm以下工艺的销售额比例将增至20％。另外，关于不同工艺的晶圆处理能力，除了40nm工艺是2010年新确立工艺之外，65nm 工艺及0.18μm工艺的处理能力将有所提高。65nm工艺晶圆处理能力之所以会提高，是因为该工艺确立之后，用户需求实现了稳步增长。据介绍，0.18μm工艺是采用铝布线的最微细工艺，高电压模拟等方面的需求较大。

?