台积电40nm制程仍存良率不足问题

据业界分析，台积电的40nm制程目前仍然存在着良率不足的问题。今年早些时候，台积电曾公开承认此问题，但后来他们宣称已解决先前大部分良率问题。不过，根据本周四Nvidia公司举办的一次会议的内容，我们可以看出Nvidia公司内部对台积电的40nm产能及良率方面仍然存在较大的担忧。而另外一 家厂商AMD也是深受其害。

不过并非所有厂商的情况均是如此，比如Altera公司便表示其委托台积电代工的40nm FPGA产品“良率数据良好。”

相比之下，Nvidia则对台积电的40nm制程良率表达了较为不信任的意见，据Barclays公司的分析师 C.J. Muse透露：“在Nvidia的会议上，与会者整晚都在讨论台积电的40nm产能及良率问题。”

“管理层讨论了台积电的良率改进，但他们认为改进的程度仍显不足。尽管良率的确有所改进，但不容忽视的是台积电曾提到目前40nm制程制作过程中仍存在腔体匹配问题(Chamber matching：即保证各个用于对晶圆进行离子注入的工艺腔气体配方成分尽量一致)，希望他们能尽快解决。”

此前有消息指出，造成台积电40nm制程腔体匹配问题的罪魁祸首是其离子注入设备的供应商。

“AMD与Nvidia均受到此问题的影响，而AMD抢先两个月推出DX11显卡产品的优势则正逐步被这个问题所抵消掉.”