Synopsys宣布即刻提供多协议DesignWare Enterprise 12G PHY IP

2014年2月—为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球领先供应商新思科技公司（Synopsys, Inc.）日前宣布：其多协议DesignWare® Enterprise 12G PHY IP正式上市，该物理层知识产权（PHY IP）将使多样化的高端网络和计算应用在功耗降低的同时提升了性能。DesignWare Enterprise 12G PHY是专门为应对设计师们所面临的不断增长的性能/功耗平衡挑战而设计，它使设计师能够轻松地将各种企业级通信协议集成到他们的系统级芯片（SoC）上，包括PCI Express 3.0、SATA 6G、10GBASE-KR、10GBASE-KX4 (XAUI)、1000BASE-KX、CEI-6G/11G、SGMII、QSGMII、SFF-8431、CPRI、OBSAI和JESD204B等，，而使这些SoC具有比竞争性解决方案更高的性能同时功耗降低多达20%。

DesignWare Enterprise 12G PHY包括架构性的创新，以明显地降低企业应用SoC的功耗。这种高性能模拟前端集成了在工作和待机两种运行模式中的省电功能。该混合发送驱动器支持低功耗电压模式和高摆幅电流模式，以及其它的可降低功耗的特性，如在驱动和决策反馈均衡（DFE）旁路模式下的L1子状态、可选的I/ O电源。

高性能的DesignWare Enterprise 12G PHY支持从芯片到芯片、背板和端口侧接口来确保复杂的系统集成。灵活的时钟倍增器单元（CMU）包括多个锁相环（PLL），以便在包括老式系统这样要求最严苛的应用中，穿过长而有损耗的背板传输从1.25 Gbps到12.5 Gbps的高质量数据。该模拟前端包括5级DFE（5-tap DFE）、连续时间线性均衡（CTLE）和前馈均衡（FFE），并带有先进的算法用于启动和任务模式适应，以在高吞吐量通信通道中提升信号完整性。其带有诸如参考时钟转发和PCI Express聚集及二分等先进功能的多通道架构，为设计师提供了一种用于各种高速SoC的灵活的、可扩展的PHY IP解决方案。

“作为一家加入PCI-SIG超过10年的成员，Synopsys在开发PCIe 技术方面已经扮演了一种重要的角色，”PCI-SIG主席兼总裁Al Yanes表示：“其对PCIe 3.0架构的支持有助于使PCI Express生态系统的不断成功。”

“根据数据中心和云处计算的最新趋势，在诸如软件定义联网和低功耗微服务器中，系统架构师正越来越多地在单个SoC中实现多个高带宽通讯协议，”Synopsys公司IP和系统市场副总裁John Koeter评论道：“通过在我们多样化的数据中心IP产品组合中增加DesignWare Enterprise 12G PHY IP，我们能够帮助设计师更好地处理全新云计算架构中的性能和功耗问题。”

供货
采用28纳米工艺技术的DesignWare Enterprise 12G PHY IP已经开始供货，采用14/16纳米FinFET工艺技术的IP正在开发。Synopsys面向数据中心的DesignWare IP产品组合还包括用于40G/10G/1G以太网、DDR4/3、PCI Express 3.0/2.0、USB 3.0/2.0、SATA 6G和ARM® AMBA® AXI4™和 AMBA 3连接器的解决方案，逻辑库与嵌入式存储器；以及Synopsys ARC®处理器，上述所有的产品现在都已可供货。