引领28nm FPGA“智”造时代
扫描二维码
随时随地手机看文章
随着我国政府“十二五”规划的逐步推行，无线通信、新能源、集成电路、医疗保健等领域的技术创新倍受关注。为实现由“中国制造”向“中国创造”和“中国智造”的转型与升级，新趋势对电子产业提出了新的要求。
赛灵思(Xilinx)公司全球总裁兼CEO(首席执行官) Moshe Gavrielov认为，中国市场乃至全球范围内，有四大趋势是推动其业务不断增长并将长期存在的市场发展因素。
第二，无处不在的连接计算需求。随着信号处理、数据处理和基于IP的连接进入几乎每一个我们可以想象的电子设备中，机对机通信对连接计算的需求越来越多。
第三，持续扩大的市场应用海洋。数以百万计的新的消费者需要以低成本享受现代化的便利，低成本创新的市场因而加大。
第四，可编程势在必行。成本因素正持续驱动着电子产业从ASIC/ASSP定制化及标准化设计，转向前期NRE(非重复工程成本)成本可以忽略不计和风险较低的可编程平台。
在这个连接能力无限强、嵌入式应用无限多、计算能力无限大的时代，是否有创新/“智”造的规律可循?
在半导体业，通常认为，IC追求sooner,better,cheaper(更快、更好、更便宜)。在产业各个阶段(上升期、成熟期和下降期)，这三点的重要性不同。因此产品差异化的含义也不同。
但是作为一家“智”造公司，更快比更便宜重要。例如苹果公司的商业模式之一是上市时间(Time to Market)比上市成本(Time to Cost)更重要。即谁先到市场，谁就有话语权。因为消费者已经接受了这个概念(包括价格)，因此后来者价格不容易高过前者，只能更低。
因此第一个出来，往往利润最高。并且第一个卖家决定了这类产品的价格。但是过去我们的观念是“me too”(模仿)。不断把价格压低，几年下来产品的利润被榨干。
究其原因，摩尔定律(图2)告诉我们，未来18个月，集成电路(IC)将集成更多的晶体管，因此在价格上会有更便宜的IC产品，会有更多的功能集成在IC中。
FPGA高利润的奥秘
摩尔定律不仅为传统的IC业提出了挑战(晶体管密度和性能)，更带来NRE的挑战。当IC制造的特征尺寸不断缩小时，ASIC/ASSP(专用集成电路/专用用标准产品)的首次开工率在降低，取而代之的是FPGA(现场可编程逻辑器件)等可编程平台的应用。这是因为可编程平台具有灵活性高的突出特点，适用于广泛的应用领域。随着半导体制程技术向28nm的演进，使FPGA的功耗和制造成本都在大幅降低，相比之下，采用先进制程的ASIC/ASSP的成本却在不断提高(图3)，因此越来越多的新设计转向FPGA平台。
再转到一个话题：当今哪类半导体利润最高?通常认为是高性能模拟器件。但这两年的调查令人难以置信，竟然是可以大批量制造的数字器件——FPGA(如表1)。
究其原因，EDA(电子设计自动化)工具厂商Mentor Graphics公司的董事长兼CEO(首席执行官)Walden C. Rhines分析认为，FPGA厂商的差异化做得好，因此更换FPGA供应商的难度最大!具体来看，体现在产品的差异化、基础架构和生态环境等方面。产品差异化方面，FPGA厂商有高效的架构，具有法律约束(专利组合和版权)，在每个工艺节点率先产品上市。基础架构方面，不同供应商提供自己特殊的IP组合，用户会对某些设计架构产生熟悉性和依赖性。生态环境方面，FPGA厂商都有专门的第三方IP开发者，独立的应用支持和培训教育体系。
既然FPGA有较高利润，为何FPGA厂商的数量却不多呢?赛灵思亚太区销售及市场副总裁杨飞解释为FPGA的门槛高：FPGA厂商和普通的IC厂商相比，软件工程师的比例很大，例如赛灵思公司60%~70%的研发人员是从事软件工作的。不仅用于支持芯片架构，还因为FPGA的应用场景多样复杂，专家式的服务很重要。
FPGA的28nm创新
赛灵思的愿景是在当今的市场发展趋势下，为中国系统工程师提供一个基础创新平台。为此，赛灵思在四大关键技术领域做了巨大的投入，诞生了四大关键技术创新：
● 28nm工艺;
● SSI(堆叠硅片互联)技术;
● EPP平台(可扩展处理平台);
● 混合信号集成技术。
其中，28nm是所有新产品的制程基础。
2011年10月24日，TSMC(台湾积体电路制造股份有限公司)宣布已经开始为客户量产使用28nm工艺的晶圆，相关的客户包括有AMD, Altera, Nvidia, Qualcomm及Xilinx等。TSMC中国区业务发展副总经理罗镇球2011年11月18日称，其月产能已达12万晶圆。[!--empirenews.page--]
为了迎接28nm工艺时代，Xilinx早已未雨绸缪，此前于2011年3月发布了业界首款可扩展处理平台(EPP)—ZYNQ嵌入式处理器，同月又全球首发了28nm高性能低功耗FPGA产品—Kintex-7，6月发布高性能FPGA产品—Virtex-7。在TSMC宣布量产28nm晶圆的第三天—10月26日，Xilinx宣布堆叠封装产品(SSI)正式量产。
28nm FPGA助力中国“智”造
作为“十二五”规划的一部分，我国正努力成为一个全球性的研发中心，并努力扩大内需及满足全球市场的需求。
在当今时代，我们对芯片的要求将体现在以下两个方面：平台化，需要芯片和软件两部分，就像盖房子一样，研发人员可以用砖头(芯片)和工程设备(开发工具)建造各种建筑;低功耗技术成为芯片设计中追求的最重要的指标，低功耗条件下的高性能需要芯片设计工程师在电路设计上精雕细琢，并且采用先进的半导体制程。
赛灵思一直注重软硬件结合的产品推出，2008年推出了TDP(目标设计平台)，2011年又发布了基于28nm的系列FPGA产品，可以说为“智”造搭建了扎实的平台，为工程师的灵感挥洒奠定了坚实的基础。
28nm工艺的优势
工艺挑战
今年10月，TSMC(台积电)宣布其先进的28nm工艺逐步实现量产，其中包括28nm高性能工艺(28HP)、28nm低功耗工艺(28LP)、28nm高性能低功耗工艺(28HPL)、以及28nm高性能移动运算工艺(28HPM)。在28nm方面，TSMC将同时提供高介电层/金属栅(HKMG，High-k Metal Gate)及氮氧化硅(SiON)两种材料选择，与40nm工艺相较，栅密度更高、速度更快、功耗更少。之所以选择跳过32nm，是因为工艺都是基于服务客户的需求。相较于32nm，28nm的栅密度显然高出许多。同时考虑到客户在高性能应用中对于速度以及无线移动通讯对于低功耗方面的要求，分别推出以HKMG栅极工艺的28HP以及延续SiON栅极介电材料的28LP，相信会给客户带来更多在性能、功耗及成本方面的效益。
据TSMC负责研发的资深副总裁蒋尚义博士介绍，TSMC的HKMG用于28HP中的是全新的工艺，与40nm相较在相同漏电基础上有50%的速度提升，相同速度基础上漏电亦有大约50%的降低。尽管HKMG的工艺成本会增加，但是TSMC在每一代的工艺都会给客户尽可能高的性价比。TSMC的28nm HKMG比一般32nm有更高的栅密度、更快的速度、更低的功耗，同时HKMG更进一步降低了栅极的漏电。
2010年，TSMC已为客户的28nm FPGA提供了先进的硅穿孔(TSV, Through Silicon Via)以及硅中介层(Silicon Interposer)的芯片验证(prototyping) 服务。凭借TSMC研发的TSV及与IC制造服务业者兼容的晶圆级封装技术，TSMC承诺与客户紧密合作开发符合成本效益的2.5D/3D(2.5维/3维)集成电路系统整合方案。
如果用一个简单的量化标准来衡量28nm和40nm工艺的区别的话，集成度是传统40nm工艺的两倍。通过将更多功能单元集成在单一的系统级芯片上，企业可以大幅降低终端产品成本，并且可以制造出更小、更薄的产品。与传统的40nm工艺相比，在指定速度下，28HPL的功耗最高可以减少一半(图4)，部分设计的待机功率更可以低至30%，而速度上最高可以有将近80%的提升。
赛灵思的全新FPGA就是基于TSV技术的28nm新产品，赛灵思亚太区销售及市场副总裁杨飞坦言这得益于28nm工艺技术——28nm高性能低功耗工艺(28HPL)。赛灵思推出了统一的Virtex架构，将整体功耗降低一半且具有高容量(200万逻辑单元)的7系列FPGA产品，不仅能实现出色的生产率，解决 ASIC 和 ASSP 等其他方法开发成本过高、过于复杂且不够灵活的问题，使 FPGA 平台能够满足日益多样化的设计群体的需求。
设计挑战
新工艺带来新竞争优势的同时，将许多设计和制造上的挑战也带给业界，为此，要求设计者与EDA(电子设计自动化)和晶圆厂之间保持良好的合作以应对全新的设计和制造挑战。
谈及SoC(系统级芯片)设计师在新的节点中将会遇到的工具和方法的转变， Synopsys公司战略联盟总监Kevin Kranen认为，新节点面临的挑战各不相同：32nm和28nm的EDA工具需求相同，其所面临的主要挑战包括以下几方面：
⒈由于SiON栅极介质厚度过薄难以控制，在降低栅极漏电和阈值变异性方面的挑战;
⒉在193nm光刻基本限值下的挑战;
⒊用于参数提取的新工艺拓扑结构建模方面的挑战;
⒋管理参数异变性，尤其是在签核期间异变性的挑战。
赛灵思的杨飞承认，考虑到28nm时的掩膜成本比前一代工艺更高，同时赛灵思还要为芯片增加更多的性能和功能所带来的芯片复杂度的提升、软件效率的提升、更多的测试流程、开发更多的解决方案(赛灵思目标设计平台，TDP)，所以赛灵思在28nm节点的研发投入较其他企业会更高。但是，研发的高投入是可以通过更多的市场和应用来抵消掉。由于FPGA的可重新编程性，所以赛灵思不需要像ASIC/ASSP那样针对细致化的市场或应用来开发方案。因此，掩膜和研发成本就可以在许多不同的应用和市场中摊销掉了。最新的SSI技术(堆叠硅片互联)可以有效地帮助赛灵思实现大型[!--empirenews.page--]FPGA芯片的生产良率，从而降低成本并开发出大型FPGA。因此相信在28nm节点或者更先进的工艺上，FPGA是比ASIC和ASSP更具竞争优势的。
在降低设计总成本方面，赛灵思和Synopsys合作采取并收到明显效果的3项措施如下：
⒈提供合格的标准元件、内存和接口IP;
⒉预测试流程的优化;
⒊快速原型和FPGA。
赛灵思28nm工艺平台产品家族
以Virtex为统一架构基础，赛灵思将其28nm FPGA产品划分三个系列：低端的Artix-7，中端的Kintex-7和高端的Virtex-7。相比于赛灵思之前的Virtex和Sparten两大架构，7系列FPGA共享统一架构，并且采用TSMC高性能、低功耗(HPL)28nm工艺制造而成，具有优秀的可扩展性和高效的生产率，能够在Artix-7、Kintex-7与Virtex-7 FPGA系列之间方便地进行移植，系统制造商能够对成功设计方案轻松进行扩展，以满足更低成本、更低功耗或更高性能的要求。
这三个系列将帮助赛灵思赢得更大的ASIC和ASSP市场份额，深入地打入从低功耗医疗设备到最高性能的有线和无线网络设备更为广阔的垂直市场。另外，在28nm工艺平台之上，赛灵思还推出可扩展处理平台的Zynq产品系列，并配合相应的ISE软件开发环境。
三大产品系列
Kintex-7：低功耗及良好性价比
2011年3月，赛灵思全球第一款28nm产品——Kintex-7 325T FPGA发货。
借助新的中端系列Kintex-7，赛灵思现在能够为市场提供高性价比的FPGA产品。Kintex-7器件的性能比Artix-7 FPGA高40%，比Spartan-6快得多。Kintex-7系列器件的价格和功耗将是Virtex-6 FPGA的一半，但性能和功能等同。
Kintex-7器件特别受要求成本效益的信号处理应用的欢迎，是实施长期演进(LTE)无线射频和基带子系统的理想选择。配合赛灵思近期发布的第四代部分可配置技术，7系列的用户可以进一步降低功耗和成本，实现毫微微基站、微型基站和一般基站的广泛部署。这些器件的串行连接性能、存储性能和逻辑性能非常适合于大规模有线通信，比如把高速网络带到小区和每家每户的10G无源光网络(PON)光线路终端(OLT)线卡。
此外，Kintex-7 FPGA还适用于消费电子市场上的高清3D平板显示器、用于新一代广播视频点播系统的互联网视频协议桥、军用航电需要的高性能图像处理系统和支持多达128个高分辨率信道的超声设备。
Virtex-7：支持下一代高带宽系统
2011年6月，Virtex-7的首款产品Virtex-7 485T面世。
Virtex-7 FPGA专门针对需要最高性能和最高带宽连接功能的通信系统进行了精心优化，相对前代FPGA系统在容量翻番的同时，实现了30%的系统性能提升和50%的功耗下降。Virtex-7 FPGA 具有200万个逻辑单元、85Mb内存、6.7Tb-MACS DSP吞吐量、2.8Tb/s串行带宽以及完全集成的灵活混合信号功能，非常适用于最高性能的无线、有线、广播基础设备、航空航天与军用系统、高性能计算以及ASIC原型设计与仿真应用领域。
Virtex-7系列由T、XT和HT器件组成，可满足不同的市场需求。
Artix-7：低功耗和低成本
Artix-7预计2012年上半年面市。新系列Artix是英文arctic(北极)的谐音，象征着该产品将有极低功耗(热量)。
作为入门级产品，新Artix-7系列具有最低的绝对功耗和成本，并采用小尺寸封装，密度为20,000到355,000逻辑单元。该器件的价格比Spartan-6 FPGA低35%，速度快30%，功耗低50%。从Spartan-6 FPGA转移到Artix-7器件，设计人员可以实现将静态功耗降低85%并将动态功耗降低35%。
Zynq：可扩展处理平台
赛灵思2011年3月推出了全球第一个可扩展处理平台Zynq系列，为嵌入式领域注入了一股新鲜血液，彻底打破了传统嵌入式处理器的性能瓶颈。
Zynq-7000产品系列，集基于ARM Cortex-A9 MPCore处理器的完整片上系统(SoC)和集成28nm可编程逻辑为一体，专为要求高处理性能的嵌入式系统而构建，其目标市场包括汽车驾驶员辅助、智能视频监控、工业自动化、航空航天与军用、广播以及新一代无线应用等。
ISE 13提升效率
当今芯片的架构设计/平台成为必然，包括芯片和软件两部分，软硬结合是架构设计最主要的特征。因此，7系列的推出也伴随着软件开发环境的创新。
赛灵思ISE Design Suite 13设计套件，专门针对最新28nm 7系列FPGA，ISE 13致力于让客户最大限度地利用有限的时间和设计资源实现最大的生产力。
ISE 13在CORE Generator系统中提供了AXI(Advance extensible Interface，先进的可扩展接口)互联支持，以构建性能更高的点对点架构。设计团队如果构建了自己的符合AXI协议的IP(知识产权)，那么就能利用可选的AXI BFM(总线功能模型)验证IP仿真AXI互联协议，从而可轻松确保所有接口处理都能正确运行。赛灵思ISE 13还为设计人员带来了强大的PlanAhead设计环境和分析工具。[!--empirenews.page--]
堆叠硅片互联：FPGA迈向3D
超越摩尔定律
长期以来，摩尔定律因其惊人的准确性，成为半导体行业发展的准则和轨迹。但是，单单依靠摩尔定律，可控的功耗和代工厂良率无法满足市场对资源无止境的需求。为此，赛灵思找到了一个新的思路—堆叠硅片互联(SSI)技术，加上与伙伴合作的技术/工艺，使赛灵思成为挑战3D(三维封装)FPGA的先锋，可以为市场推出一种能够应对当下挑战的可行的可编程解决方案。
2011年10月，赛灵思横空出世了堪称世界最大容量FPGA—Virtex-7 XC7V2000T，为业界首批堆叠硅片架构的FPGA产品，其包含68亿个晶体管，共200万个逻辑单元(相当于2000万个ASIC门)。据赛灵思公司全球高级副总裁、亚太区执行总裁汤立人介绍，Virtex-7 XC7V2000T不仅仅是晶体管数最大的FPGA产品，同时也是截至目前半导体历史上集成晶体管数最多的单个IC—这不仅仅是摩尔定律的延续，更是对摩尔定律的超越。
因此，3D FPGA有望在一些领域内逐步取代ASIC和ASSP。汤立人称，Virtex-7 2000T FPGA标志着赛灵思创新和行业协作史上的一个重大里程碑。对于客户而言，其重大意义在于如果没有SSI技术，至少要等演进到下一代工艺技术，才有可能在单个FPGA中实现如此大的晶体管容量。现在，有了Virtex-7 2000T FPGA，客户能立即为现有设计增添新的功能，不必采用ASIC，单个FPGA解决方案就能达到3~5个FPGA解决方案的功能，因而可大幅降低成本。或者现在就可以开始采用赛灵思的最大容量FPGA进行原型设计和构建系统仿真器。这和通常的更新换代速度相比，至少可以提前一年时间。
SSI技术
新的SSI技术使赛灵思能够为当代工艺技术带来下一代的高密度性能，有望改善容量和集成度，节约PCB(印制电路板)板级空间，进一步提高产量。Virtex-7 XC7V2000T主要架构如图6所示。
1. FPGA核心
最上层为FPGA核心层，采用4个含50万逻辑单元的28nm FPGA核心(切片)肩并肩排布，而非采用2个含100万逻辑单元的或单个200万逻辑单元的FPGA核心。原因在于当IC的规模和复杂度不断提升的同时，其良品率将受到一定程度的影响。此种设计能在保证良品率的同时，提高逻辑单元数目。
2. 微凸块
微凸块并非直接连接于封装，而是互联到SSI技术最关键的部分——无源硅中介层，进而连接到相邻的芯片。这种设置方法能够避免微凸块受到静电放电的影响，从而带来巨大优势。通过芯片彼此相邻，并连接至球形栅格阵列，该器件避免了采用单纯的垂直硅片堆叠方法出现的热通量、信号完整性和设计工具流问题。
3. 硅中介层
SSI技术设置了一个65nm工艺的无源硅中介层，其本质类似于IC内部的互连线，在芯片外部实现了芯片间的直接互联。这样解决了传统方式所带来的问题，将单位功耗芯片间连接带宽提升了100倍以上，时延减至五分之一，也不会占用任何高速串行或并行I/O资源。而且，硅片中的芯片连接数量大大超过系统级封装。而且这种方法的最大优势还在于节能性。通过SSI技术连接芯片，其功耗远远低于通过大线迹、封装或电路板连接的方式。
下载文档
