当前位置:首页 > 消费电子 > 消费电子
[导读]格罗方德半导体日前宣布了该公司推进尖端20纳米的制造工艺走向市场的一项重大的进展。罗格方德半导体利用电子设计自动化(EDA)的先进厂商如Cadence Design Systems、Magma Design Automation,Mentor Graphics Corpor

格罗方德半导体日前宣布了该公司推进尖端20纳米的制造工艺走向市场的一项重大的进展。罗格方德半导体利用电子设计自动化(EDA)的先进厂商如Cadence Design Systems、Magma Design Automation,Mentor Graphics Corporation与新思科技(Synopsys Inc.)的流程,成功研制出一种测试芯片。罗格方德半导体已做好准备让顾客开始评测其 20纳米设计。

罗格方德半导体的设计实践 (design enablement) 资深副总裁Mojy Chian 表示:“我们致力于为顾客提供能尽量使他们获得市场先机(time-to-market)的新技术。我们与EDA伙伴尽早合作的模式加快了整个开发周期,并让顾客接触到工艺的内部运作(inner workings),从而使顾客有信心的把他们的设计专注于最先进的制造能力上。这是推动我们最新工艺面对市场准备就绪的一项重大成就。而我们将继续提升对该设计实践(design enablement)方面的支持。”

上述四家EDA厂商展示了各自符合 20纳米工艺相关高级规则(advanced rules)的配置布线(place-and-route )工具与技术档案。这些工艺流程包括了双重曝影(double patterning)技术组件库(library)的预备步骤——这是一种对20纳米以及更先进工艺设计者提出了新挑战的复杂平板印刷技术。这种 20纳米测试芯片需要双重曝影,并经由各个EDA伙伴的实施而推出了一种综合的配置与绕线设计。每项设计在制成芯片之前,都经过罗格方德半导体彻底的效力验证,并以20纳米认可验证台(sign-off verification decks)进行检查。正是基于与各个 EDA 伙伴的尽早且广泛的20纳米合作,所有设计都迅速完成并成功地进入芯片制作阶段。

除了展示其对20纳米配置与布线流程中所有关键步骤的全面支持——包括双重曝影的组件库预备、配置 (placement)、频率树合成(clock tree synthesis)、保持固定(hold fixing),布线与布线后优化(post route optimization)—— 罗格方德半导体也与上述各家EDA厂商合作在流程中纳入技术与对应档案 (mapping files) 所需的设定与支持。该流程也展示出其对撷取(extraction)、静态时序分析( static timing analysis)与实体验证(physical verification)的晶圆制造支持。对于欲评估20纳米技术的顾客,罗格方德半导体将提供设计、组件库、与完整的厂商流程稿。

Cadence Design Systems芯片实现集团(Silicon Realization Group)研发资深副总裁Chi-Ping Hsu表示:“EDA 全方位愿景 (EDA 360 vision)需要整个产业链的伙伴们协力解决设计上日益复杂的挑战。这种20纳米工艺增添了若干高级制造规则,并需要我们在开发周期中尽早与晶圆厂伙伴开展合作。我们将持续与罗格方德半导体密切合作,使我们的顾客能够在先进节点如预期的开发出尖端产品。”

Magma 设计实现业务部门(Design Implementation Business Unit)总经理Premal Buch表示:“若干Magma 与罗格方德半导体共同的顾客在28纳米节点上已经获得了硅晶设计的成功,而这些顾客目前正迈向20纳米节点。本公司的Talus 整合式、符合双重曝影的布线技术以及 Quartz DRC 罩分解(mask decomposition)技术与先进工艺相结合,把一项20纳米节点以及更先进工艺的硅晶验证(silicon-proven) 设计制造解决方案,提供给 Magma与 罗格方德半导体的尖端顾客。”

Mentor Graphics 的Design to Silicon Division 副总裁Joseph Sawicki表示:“Mentor的一项20纳米工艺的完整设计与测试流程即将就绪,会提供众多的选项与功能给设计业者。 通过与罗格方德半导体密切 合作,并将他们认可的Mentor Calibre平台与Olympus-SoC系统单芯片配置与布线解决方案(Olympus-SoC Place and Route)相整合,我们能为设计者提供设计与布局(layout)选项以及执行抵销( implementation trade-offs),并对他们的20纳米设计进行优化。此外,一旦设计进入了生产阶段, 罗格方德半导体所利用的 Mentor Tessent测试功能与Mentor提供的Calibre DFM可制造性设计相结合,则使设计业者能加快系统良率损失(systematic yield loss)降低的速度。”

新思科技的产品营销副总裁Bijan Kiani表示:“格罗方德半导体 正在与新思科技合作开发一种全面性的集成电路流程提供给20纳米工艺,而这项开发的基础是新思的 Galaxy? 执行平台(Implementation Platform)。这种流程利用新思一些最先进的工具与技术,包括最近宣布的 IC Compiler-Advanced Geometry配置与布线解决方案,以及对于双重曝影的全面支持、以IC Validator进行的设计中(In-Design)实体验证与 StarRC? 寄生撷取(parasitic extraction)。格罗方德半导体使用了新思的 Galaxy设计流程而成功的制成该公司的20纳米测试芯片。”
本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭