设计成本高 模拟设计在奈米制程的困局

数位讯号与类比讯号，宛若一枚铜板的两面，在不断的旋转过程中，勾勒出高科技世界的模样。不过，随着平板媒体及智能型手机等行动装置增加了音讯影像功能，对混合讯号的依赖也就越大。值此时分，也因为效能要求提升，长期默默耕耘的类比讯号再度获得重视。
Berkeley Design总裁RaviSubramanian表示，混合讯号芯片的未来趋势指向90奈米以下制程，虽然今年仅占ASSP产品40%的比重，但根据iSuppli预估，再过3年，将急遽窜升至8成市占率，而且可望成为未来十年半导体业界的主要景色。原因无他，因为唯有将制程升级，才能赚取到足够的利润。iSuppli的报告同时指出，混合讯号芯片从65奈米进展到32奈米制程，成本暴增3倍的原因，不是光罩也不是制造，而在于设计。
在IC设计领域，预算消耗比率最高的就是验证，高占70%左右之花费；加上消费性电子产品价格不断下跌；无论是为了求效能还是讲成本，寻找最有效率的设计方式是IC设计商的重要任务。不过，反观数位讯号近年进展连连，类比市场的缓步发展反而制造出一段相当诱人的「待开发处女地」。
分析类比讯号在90奈米以下制程需要注意的问题，RaviSubramanian说，包括了控制晶体管的变异性，以及认证的复杂性都有所提升。举例而言，iPad、iPhone采用45奈米制程的A4处理器，其中有30%就是在处理类比讯号工作，未来随着3DIC持续发展，类比讯号在混合讯号芯片中所占的份量也就更多，讯号的正确转换率将被严格要求。此外，愈多次的测试，愈是增加硅晶材料成本，所以，擅用好的设计工具与平台，及早找出讯号出错的原因，相形之下更为重要。