迈向先进制程，PLD商机更加庞大

在过去的几年间，整个半导体产业面临着巨幅的衰退，然而，这个衰退现象却为可编程逻辑组件(PLD)产业带来了实质的绝佳成长机会。虽然PLD公司之间的竞争仍然相当激烈，但ASIC仍然是主要的竞争对手，如今，这种竞争现象已经快速转变为市场强烈喜好可编程解决方案的倾向。

目前，以先进制程来实行ASIC设计的成本，已经约是十年前的三倍，面对这些开发成本的剧幅提升，许多ASIC设计师迫使必须仰赖具有合理的经济性、但在制程技术落后的方案。采用较旧的技术会有效能上的劣势，例如将会限制住ASIC设计师在先进设计中支持新的高速内存与串行接口等关键技术的能力。相较之下，PLD供货商跨越许多市场来销售标准组件，由于其具有经济性的支持，因此能够快速采用先进的制程节点。

在十年前，大多数的PLD与 ASIC架构的设计都采用相同的制程节点，但时至今日，先进的PLD通常比新的ASIC设计领先三到四个制程节点世代，这代表着由于经济性考虑的阻碍，限制了在ASIC上使用先进的科技。当用户需要在采用落后制程节点的ASIC，或是使用先进制程节点的PLD之间做选择时，PLD将比在数年前还要更具有诱因。

这个优势在当PLD产品使用了40-nm技术时，变得更具有吸引力，我们十分相信40nm将会成为PLD在这个市场游戏翻盘的关键节点。以Altera为例，一年多前推出40nm FPGA──Stratix IV后，它可能缔造了FPGA产业有史以来最快速的跳跃式成长。

然而，只是拥有最新的制程节点，并不足以在这场竞赛中获得胜利，在设计团队的时间紧缩，产品及时上市的压力日渐增加之际，我们的客户在寻找可以让他们的工作完成的更快，并拥有更佳成果的软件工具。我们已了解软件在设计中所扮演的关键角色，并持续在这个领域的投资。

串行接口应用的成长，加速了在设计中使用高速收发器的需求，借着我们在收发器设计上的优势，Altera在今年初发表并出货了业界唯一整合了可以11.3 Gbps运作的收发器之FPGA，这是FPGA能够取代ASIC的主要证据。想要实行10-Gbps或更高速的收发器，ASIC必需采用65 nm或以下的制程，就如同我先前所提到的经济性的现实考虑，大多数的ASIC是以90 nm或以上做为起始点，这意味着在大多数的状况下，FPGA将成为当今设备制造商在设计与提供40与100-Gbps系统，以满足成长中的高速宽带市场需求时，所需的最佳与最具成本效益的解决方案。

此外，还有一个很好的范例可以说明FPGA如何在工业网络领域中，用于成为系统的核心并取代ASIC。许多产业公司使用工业以太网络来做为制程自动化的网络基础，其中的挑战在于工业以太网络有许多不同的类型，这迫使了工业网络主机板供货商必须提供采用不同ASIC的数种不同主机板，才能够支持各式各样的标准，这对主机板供货商来说是件相当耗费成本的作法。如今若透过使用FPGA架构的系统，主机板供货商可以只需要制作一块主机板，然后透过简单的软件升级，便可以支持多种通讯协议，而不需要付出重新制作主机板的成本。

当半导体产业持续面对2009年下半年的经济挑战时，我们对目前产品所能提供的功能，以及我们有能力能够在PLD产业持续获得市场占有率，加快对ASIC的取代速度，感到相当的兴奋。