多核并行提升效率，新型DSP助RNC实现网络优化

Smrstik现任TI高密度与核心基础局端DSP产品全球业务部经理一职。他表示，运营商可通过改进RNC的分组处理就可实现满足上述需求的网络优化。利用此次上海之行，他就着重介绍了TI最新推出的一款面向无线网络控制器(RNC)应用的多核DSP——TMS320TCI6486。作为局端基础设施中的关键设备，RNC的主要作用类似于无线网路中的“交通警察”，负责管理来自一个基站到另一个基站的流量切换。它可对若干个甚至几十个基站进行控制，将无线网络连接至有线网络，并确保数据包能够抵达它的最终目的地。而用户数量以及应用多样性的增强所带来挑战恰恰就是RNC必须承担的。

“影响当今RNC性能的因素主要有两个：高性能数据的处理能力和低功耗特性。”Smrstik指出。他解释道，高级分组驱动型处理的关键在于数据包的接收、处理和发送，因此并行能力、内存大小以及功耗一直都是处理器的瓶颈。此外，并行需求的存在还使得运营商不得不面对处理器价格的压力。因此，系统的架构需要能够针对数据包类型进行分组处理进行优化，从而提高整个系统的整体效率。

不过，仅靠单核处理器似乎已经跟上并行计算的需求变化。一个主要的趋势是，为了继续满足摩尔定律，业界纷纷抛弃一味通过提高处理器时钟速度采用“超级单核”来提高处理性能的做法，转而采用多核架构，以便获得性能和功耗上的双重优势。RNC市场也是如此。“硅片已经无法支撑处理器性能的大幅提升，与频率提高有关的功耗和散热问题变得日益突出，指令集并行架构(ILP)和存储能力也都已经接近极限。”Smrstik指出。

不过对于RNC来说，采用多核或许还有另外一层原因。“对于未来以包处理为主的RNC来说，要处理不同类型的数据包，将他们分别交给不同的内核进行并行处理，无疑将拥有更高的效率。”Smrstik称，“而由于采用了根据摩尔定律采用更多晶体管以便在单颗芯片上集成多个内核的技术，运营商可在不增加资本开支或运营开支的同时实现网络优化。”他还举例表示，同样3GHz频率的多核与单核芯片，前者的功耗只有4W左右，而后者则为其两倍左右，证明多核在低功耗上的优势。

来看Smrstik此行带来的这款芯片。它集成了6个TI最新推出的频率为3GHz的C64X+内核。据称，其内存容量是上一代产品的3倍左右：除了为每个内核配备的内存之外，还拥有一个共享的内核架构。来自每个基站的数据包在经过接口电路之后，将首先进入到共享内存，然后被分配至各个内核的局部内存，由各内核进行分别处理。

TMS320TCI6486还配备了包括GPIO、I2C、DDR-2 EMIF，串行RapidIO(SRIO)、10G/100G/1G以太网、HPI、UTOPIAII、TSIP等各种外设和网络接口。延续了TI在不久前推出的基站芯片TCI6487中的架构，这些输出均需通过EDMA 3.0开关进行控制。最后，该芯片还在只读存储器中配备了支持AMR、EFR、FR、G.729AB、G.726等语音格式的Codec。非常适合于移动视频传输系统的高密度转码。

“TI是业界最早推出高性能多核处理器的供应商，TMS320TCI6486已经是TI该类器件的第六代产品。”Smrstik表示。据称，采用了90nm工艺制造的TMS320TCI6486在3GHz的工作频率下功耗大约为4W。这个功效水平约为上一代产品的3倍。而按照MIPS衡量的性能也是后者的2.5倍。此外，每MIPS的内存也较上代产品提高了3倍左右。“TI将会继续持续加大高性能多核处理器的研发工作，在不断增加内核数量、提升处理能力的前提下不断降低功耗。此外，随着内核的增加，还会综合考虑到用户的可用性。”

TMS320TCI6486助RNC实现3GHz的优化性能