芯片开发费用的暴涨招致技术发展放慢

“SoC使用的CMOS工艺的设计已经微细到了65nm。这将导致试制成本暴涨，连研究开发也难以进行。而且芯片的总开发费用也将达到1亿美元的规模。就算是投入了这些开发费用，也很难找到能够收回成本的用途”（美国模拟器件高速信号处理业务部产品线主管大卫·罗伯森）。     

    “CMOS黄金時代”已经结束？    

    《日经电子》于2007年6月25日举办了技术研讨会“模拟技术论坛2007”。在研讨会上，模拟电路设计领域最新技术动态及技术人员培训的相关演讲备受关注。在模拟电路设计领域方面，模拟器件公司的大卫·罗伯森指出，CMOS工艺微细化的进展减缓了CMOS模拟电路设计的技术发展。“1990年代可以称为‘CMOS的黄金時代’。人们能够使用CMOS的最尖端工艺，进行CMOS模拟电路的研究开发。因此，技术也有了迅速发展。但到了最近，进入65nm工艺的时代之后，最尖端工艺已经很难在试制中使用了。大学更是如此。这样的话，技术的发展有可能放慢”（罗伯森）。    

    罗伯森认为，要克服这个问题，重要的是企业之间的合作。而且，不勉为其难地进行单芯片化（SoC），使用分别最适合于模拟与数字的工艺，再把不同的芯片安装在一个模块中（SiP等），找出此方法也非常重要。    

    在技术人员培训方面，名野模拟电路研究所的名野隆夫就模拟技术人员培训一线的情况进行了介绍。在提问时间，听众陆续道出了企业技术人员培训的困难。    

    在其余的演讲中，富士通研究所就实现了0.8V工作的流水线型A-D转换器的开发发表了演讲，东京工业大学教授松泽昭针对纳米CMOS时代模拟电路技术、国家半导体日本针对移动产品用运算放大器技术、美国德州仪器（TexasInstruments）针对便携产品用电池余量计的技术趋势分别做了报告。