新思：生产率提高将是IC设计新主题

时间：2007-01-30 11:03:34

关键字： IC设计 IP SYNOPSYS 节点

手机看文章

扫描二维码
随时随地手机看文章

[导读]据新思(Synopsys)解决方案部高级副总裁兼总经理JohnChilton日前表示，完成一个芯片所投入的时间和资源成本，也就是生产率，是当今IC设计的主导问题。随着市场要求与IC工业供应能力之间的设计差距增大，Chilton在设

据新思(Synopsys)解决方案部高级副总裁兼总经理JohnChilton日前表示，完成一个芯片所投入的时间和资源成本，也就是生产率，是当今IC设计的主导问题。

随着市场要求与IC工业供应能力之间的设计差距增大，Chilton在设计与验证大会表示，限制明显地从能力向生产率转移。问题在于IC设计的生产率难以测定，更不用说改进。设计规模、性能和工艺节点、库和IP成熟性被确定为设计生产率的主要因素。

他表示，采用SystemVerilog进行验证，用SystemC来促成早期软件开发，以及利用多处理器工具提供的速度，将增强设计生产率。下一代布局布线工具和可配置设计环境还将在结构级增大生产率。

Chilton认为，由多个供应商合作创建的芯片级IP和生命周期生产率水平增强也将对IC设计的更高效作出贡献。最终，通过整合结构、项目和生命周期增强提高8倍的生产率对行业来说是可能的。