安捷伦科技突破性的SerDes 专利半导体核心技术可以在每个芯片中集成150条信道

2002年11月26日，北京-安捷伦科技（Agilent Technologies, 纽约证券交易所上市代号：A）日前宣布，其最新的0.13微米嵌入式串行/解串行 (SerDes) 半导体IP (专利) Core 实现了重大突破。新的IP Core功耗低，实现了最低的抖动，使安捷伦能够把多达150条SerDes信道集成到一个专用集成电路(ASIC)上，每条信道的工作速率可以高达3.125 Gb/s。

与以往相比，突破性的IP Core可以在一个芯片上集成更多的SerDes信道。通过集成多条信道，网络设备制造商(NEMs)可以提高SerDes系统设计的可靠度，缩小其尺寸、并降低其复杂程度及成本，实现下一代高带宽网络和存储系统。

安捷伦科技公司半导体产品事业部大中国区总经理赵子泽先生表示：“安捷伦已经成为嵌入式SerDes技术的领导者。本次推出的新产品进一步强化了我们在该领域的领导地位。我们希望为广大客户及时、大批量地提供这些复杂的高性能芯片，使他们能从这种突破性的技术中受益。”

安捷伦在ASIC领域的能力基于该公司设计支持超高SerDes信道数的高晶体管ASIC的经验。安捷伦曾经在一个CMOS(互补金属氧化物半导体)芯片上集成了50多条2.5 Gb/s的发射和接收信道；而后，又生产了一种集成了36条多速率SerDes信道的ASIC，每条信道的工作速率高达3.125 GB/s。

安捷伦新推出的嵌入式SerDes Core展示了业内最低的抖动性能。抖动性能是用来衡量网元的工作性能的一个关键指标，抖动越低，性能越好。网络中感应到的任何相位偏差或抖动都可能会导致传输质量下降、误码和数据丢失。安捷伦新推出的SerDes Core的均方根(RMS)低于2皮秒，实现了优秀的随机抖动性能，可以在网络设备背板应用中支持优于10-17的误码率(BER)。BER表明了一个比特被误释的概率，BER越低，数据传输越可靠、一致性越高。

安捷伦提供的新型0.13微米SerDes Core，可以组合在超高信道数的芯片中。低功率 Core的典型工作功率为75mW，符合XAUI、光纤通道和InfiniBand标准。它还带有可以选择的参考时钟，并支持背板应用和芯片到芯片应用。其最大可用行程 (定义为一串连续的1或0) 超过100位，高于SONET/SDH要求。

安捷伦拥有二十多年的ASIC设计和制造经验，开发出了一流的分层设计方法和试验设计功能。安捷伦在设计和制造这些芯片时，保持着很高的一次合格率。这些优势与完整的专利产品系列相结合，便于为通信、影像和计算等多种应用领域迅速提供优质、高性能的ASIC。如需更多信息，请访问网址：www.agilent.com/semiconductors。