瑞萨科技将使用来自Sarnoff Europe公司的ESD保护技术

瑞萨科技公司和Sarnoff Europe公司（它是由位于新泽西州普林斯顿的Sarnoff公司完全所有的子公司）宣布签署协议，授权瑞萨科技公司使用Sarnoff公司的TakeCharge®*1技术，IC设计者可以使用这种技术设计片上静电放电(ESD*2)保护电路。由于不用耗资、耗时进行新设计，使用这种受到高度评价的技术可以加速产品的上市时间；可以加速瑞萨科技公司采用硅－绝缘体（SOI）*3工艺的高级系统LSI器件的开发。

在制造过程中，印刷电路板和LSL器件之间可能产生静电放电。在印刷电路板上积聚的静电在LSL器件安装过程中可能会放电，静电放电可能在LSL器件内产生过量的电流，从而损坏其内部器件。防止这个问题的一种方法是使用特殊的电路来保护LSL器件的内部组件。在SOI器件中，晶体管在绝缘层的顶部形成。这使得此类器件更容易受到静电放电的损坏，因此，采取有效的对策比以往显得更为重要。

瑞萨科技在其块硅*4CMOS产品中早就使用了专有的ESD保护技术。这些产品在市场上的可靠性声誉很好。但是，随着小型化的不断发展，块硅原料被SOL所取代，尤其是在65 nm工艺中更是如此。为加速采用最新技术的高级系统LSL器件的开发工作，在短期内开发可行的ESD保护技术已经成为非常迫切的任务。

来自Sarnoff Europe公司的TakeCharge® ESD保护技术可以在短期内实现最优ESD 保护电路设计，从而可以在较短的时间内设计和开发新型LSL器件。另外，它可以在更小的表面区域上提供高级ESD保护，从而可以开发更小的芯片。最后，它具有很低的寄生电容，非常适合高速应用。

在这样的背景下，瑞萨科技与Sarnoff Europe公司签署协议，在瑞萨科技的SOL产品中使用TakeCharge® ESD保护技术，包括90nm和 65nm器件。通过使用TakeCharge®，瑞萨科技计划为市场提供具有非常好ESD保护能力的优化、小型SOL产品，同时缩短设计和开发所需的时间。

“我们很感谢瑞萨科技选择TakeCharge来协助其SOI芯片设计，” Sarnoff Europe公司的行政主管和ESD设计解决方案主管 Koen Verhaege先生说：“能有瑞萨科技这样世界一流的公司作为我们的许可使用者，我们感到很自豪。”

注释:
1. TakeCharge®是Sarnoff Europe公司的注册商标。

2. ESD (静电放电)：在印刷电路板上安装封装器件过程中或与人体的接触过程中的静电放电，可以导致半导体器件中电路组件损坏等问题。因此有必要采取措施防止静电放电。

3. SOI (硅－绝缘体技术)：在晶体管和硅衬底之间形成硅氧化物或类似绝缘层的一种结构。通过硅层防止电荷的保持，并改善了晶体管的电导率。因此，减小了功耗，并可以生产出适合高速数据传输应用的半导体芯片。

4. 块硅 (或块硅芯片)：这个术语被用来从SOI芯片中区分用于普通硅器件的单晶硅芯片。