Crolles2联盟开发的超高密度SRAM单元采用45纳米低成本低功率普通CMOS体效应技术

Crolles2联盟在京都VLSI研讨会上宣布的论文，
为未来的低成本、低功耗、高密度消费电路采用超小制程尺寸又添新选择

日本京都 (2005年 VLSI 研讨会) ， 2005年6月15日 - Crolles2联盟今天宣读一篇有关在正常制造条件下采用标准CMOS体效应技术和45纳米设计规则制造面积小于0.25平方微米的六晶体管SRAM位单元的论文*，这个单元尺寸比先前的解决方案缩小了一半。
Crolles2联盟是由飞思卡尔半导体(NYSE: FSL, FSL.B)、飞利浦(NYSE: PHG, AEX: PHI)和意法半导体（纽约股票交易所：STM）三家公司组成的研发联盟，1.5-Mbit阵列已经在联盟位于法国Crolles的300-mm圆晶试生产线上制造成功。Crolles2联盟是业界最大的研发联盟之一，在65-nm 和45-nm CMOS设计节点上居世界领先水平，这篇合作创作的论文强调了联盟在研发上连续取得的成功。
飞思卡尔半导体的技术总监Claudine Simson、飞利浦半导体的技术总监Rene Penning de Vries和意法半导体技术总监Laurent Bosson都表示："以我们的创新历史和先进的技术为依托，我们成功地证明了在45纳米节点上制造功能电路和超高SRAM密度的可行性。"
先进的Crolles2圆晶制造线正在300 mm上试产90纳米CMOS器件，并计划于2005年试产65纳米CMOS器件。在45纳米节点上取得新成功被视为进入未来的大容量制造工艺的跳板。

满足纳米级的功率挑战
半导体工业客户期望元器件能够变得更小，集成度和性能更高，而功率变得更低。为了满足这一市场需求，半导体制造商不断努力获得更小的尺寸，而在这一过程中又产生了新的复杂问题，给半导体制造技术带来了挑战。
对于每一代新的制造工艺，工程师通常将芯片面积降低二分之一，但是，随着工艺尺寸减小和氧化层变薄，控制漏电流成为半导体工业要解决的一个巨大挑战，特别是对于为电池驱动的产品如手机和MP3播放器设计的CMOS器件，漏电流是一个特别重要的因素。
为了迎接这一挑战，Crolles2联盟正在评估扩展普通的CMOS工艺技术，在45纳米节点制造SRAM单元，同时取得所需的单元和晶体管性能。依靠联盟在90和65纳米节点上的技术经验，工程师开发出了一个采用现有材料和流程并最大化技术模块再用率的工艺。Crolles的科学家还在评估其它的一些技术上比标准CMOS逻辑工艺更复杂的不太成熟的解决方案，包括金属栅极技术和高K（电介质系数）电解质的应用。

利用以前的45纳米研发成果
在IEDM 2004（IEEE国际电子器件研究会）上，联盟曾经在一篇论文中论证过采用普通体系结构为45纳米低成本应用设计晶体管的可行性，最初的方法是通过限制栅氧化层扩大的同时缩小其特征来控制栅极漏电流，然后利用过程感生应变硅（process-induced strained silicon）来补偿随后的性能损失。
作为高密度集成的一个实际论证，现在这个原则正在被运用到功能性亚0.25平方微米六晶体管SRAM位单元的制造过程。为了加快关键层的实现，使开发阶段成本最小化，联盟使用了无掩膜蚀刻技术(e-beam)。不过，这种制造工艺完全兼容45纳米CMOS制造工艺即将使用的光刻技术。这些功能性45纳米SRAM位单元验证了采用普通制造流程在低成本圆晶上制造超高密度器件的概念。