半导体：新产品迭出 新技术纷呈

全球进入65纳米时代

2006年随着65纳米工艺的成熟，英特尔公司65纳米生产线步入大批量生产阶段。除英特尔外，美国德州仪器、韩国三星、日本东芝等世界上重要的半导体厂商的65纳米生产线也纷纷投产。

在65纳米工艺上，IBM等公司开发出了快速CMOS技术。他们采用了SiGe的应变硅技术和SiN薄层，使所开发的nMOS晶体管的驱动电流为1.259mA/μm，pMOS晶体管的驱动电流为0.735mA/μm。该快速MOS晶体管的漏电流在断开状态下仅为200pA/μm。除应变硅技术外，还采用了先进的10层布线技术和介电常数为2.75的低K材料作为层间绝缘膜。

美国AMD公司和IBM公司联合开发了采用应变硅技术的晶体管。当应用于AMD公司Athlon64微处理器时，其nMOS管的驱动电流增加了32%，pMOS管驱动电流增加了53%。在nMOS管部分采用了具拉伸力的应变硅，在pMOS管部分采用了SiGe。美国Intel公司开发出低功耗的65纳米工艺。其微处理器在1.2V驱动时，漏电流仅为100pA/μm。其中nMOS管的漏极电流为0.66mA/μm，pMOS管的漏极电流为0.38mA/μm。其SRAM存储器的待机漏电流仅为常规SRAM的千分之一。这是由于增大了栅氧化层的厚度和增长了栅极长度。

Intel公司利用65纳米工艺还制作出了Pentium4的9GHz的整数运算器，与上一代产品相比，增加了一倍工作频率，降低了1/2的功耗并缩短了延迟时间。

另外,IBM公司利用异晶向技术开发出65纳米快速CMOS工艺。其在硅110面形成pMOS晶体管，在硅100晶面上形成nMOS管。由于110面的空穴迁移率高，从而使pMOS管的驱动电流提高了35%。

美国IBM还开发出了基于65nm工艺的SOI衬底的混载DRAM技术。所开发的混载DRAM的存储单元面积为0.127平方微米，DRAM的电容器采用了沟道型结构。电源电压为1V。试制芯片的评测结果为，DRAM的响应时间不到1.5ns，存取周期不到2ns，性能在业界领先。

有机和生物半导体进展快

美国加州大学伯克利分校的研究人员已开发成功由有机半导体制成的嗅觉传感器。其能准确分辨乙醇和醋酸，因此可用于葡萄酒的品质管理。芬兰飞利浦公司利用有机晶体管制成在13.56MHz频段工作的电子标签,其中使用了1938个有机晶体管。

日本东京大学和神户大学合作开发出采用有机晶体管的SRAM存储器。通过控制有机晶体管的背栅(backgate)，可补偿性能的降低并提高工作速度和可靠性。该存储器配合离子导电的聚合式制动器可用于平板显示器。

以光刻工艺为代表的硅半导体技术即将面临发展的极限。目前利用蛋白质制作平板显示器所用的薄膜晶体管和利用DNA制作传感器等生物半导体技术异军突起。进而，融生物技术与纳米技术于一体，将其应用于电子领域的“纳米生物技术”的应用也日益受到关注。

2006年3月在日本召开的学术会议上，日立制作所和松下电器公司的技术人员介绍了使用蛋白质和DNA(脱氧核糖核酸)等纳米生物材料，利用材料自身具有的“自组装”和形成相同图案的“复制与生长”等特性，创作新型的电子器件,将生物技术用于半导体领域包括“向生物学习”和“模仿生物”等手法。日本大阪大学产业科技研究所的田仁指出，向生物学习是利用纳米生物材料具有的自组装和复制与生长等特性，制作电子器件。而模仿生物则是指利用电子器件对生物纳米材料所构成的生物功能进行分析的技术。由日本奈良尖端科学技术大学研究生院与松下电器产业共同组成的研究小组，提出了使用蛋白质制作驱动平板显示器的薄膜晶体管和非挥发性内存的技术。他们将含有金属微粒的蛋白质溶液涂布到玻璃和硅衬底上之后，金属微粒就会通过自组装按照基本固定的间隔进行排列。前者使用除去蛋白质的金属微粒，作为硅结晶的生长核,而后者则将嵌入硅氧化膜中的金属微粒作为电荷的累积层。日本早稻田大学的研究小组将有希望用于高频器件的钻石作原料，制成场效应晶体管，然后将其作为检测DNA的生物传感器。据该论文介绍，使用钻石与使用硅的现有DNA传感器相比，能够将栅绝缘膜做得更薄，从而提高检测灵敏度。

多核芯片普遍问世

多核的出现为降低器件功耗开拓了一条新路。采用双核和多核结构后，可适当降低微处理器的工作速度，即时钟频率。另外可通过加大栅极长度和采用更高的阈值降低器件的漏电流。

目前多核结构分为两种,一种是对称式的，另一种是非对称的。对称的双核结构，可将双核的外部总线连在一起。而非对称的是将各核总线通过环路进行连接。前者的代表为Intel的双核处理器，后者的代表为IBM的Cell处理器。

由于AMD公司在多核总线的连接上采用了应用高速缓存Cache的Crossbar技术，相对于Intel第一代双核处理器的总线连接具有一定的技术优势。

Sun微系统公司的微处理器开发代码为Niagara，其有8个核，能同时支持32个线程，工作频率为1.2GHz，可用于服务器。Cavium网络公司的微处理器有16个RISC核，集成了1.8亿个晶体管，其工作频率为600MHz，拥有网络安全功能。另外采用9层铜引线技术，引线之间用FSG作为绝缘材料，在600MHz下运行时，功耗为25W。IBM的PowerPC970MP为双芯结构，其采用微处理器三维辨识图像SIMP技术，可监测处理器的温度和电能供应。2006年8月，IBM开始在市场上出售基于Power结构的4核处理器。11月中旬，Intel公司推出了其第1款4核处理器。

美国IBM正在开发拥有1000个核的微处理器，其处理能力为多核处理器的10倍，而功耗仅为其1/4。这种处理器可用于手机等设备，支持其收看长时段的高清电视。预计于2007年市售。IBM的这种微处理器是与位于硅谷的创新企业拉波特公司合作开发的,其特点是每个核的功耗非常低，集成有上千个核的芯片与传位芯片的大小相当。2006年4月IBM和拉波特公司已推出256核的多核处理器,其单核处理器仅处理8位数据，主频为125MHz，功耗不足1W。

日本东京大学11月发布了GRAPE-DR处理器及芯片组。GRAPE-DR为一颗数字协处理器，有512个核，晶体管数约为3亿个。512核的GRAPE-DR处理器在实验中达到500MHz与每秒5120亿次浮点(512Gflops)的运算能力，最大功耗60W，每消耗1W电力可得到8.5Gflops的运算效果。

多核处理器还有：IBM的Power5和开发中的64位结构Power6，Cavium网络公司的多核处理器，RMI公司的多核MIPS处理器，Sun微系统公司的UltraSPARCIV。Apple公司也在开发尚未公布细节的多核处理器。 [!--empirenews.page--]

技术新突破正在酝酿中

Intel公司首席技术官J.R.Rattner先生称，相关软件的开发成为制约微处理器进展的瓶颈。在2010年8核的Intel微处理器将问世。而多核处理器的运行离不开多个“线程”，这就要求有相应的软件。在程序语言、调试程序、分析器和软件库等方面均需做出重大改进，以形成适应这么多线程的使用环境。据Rattner先生讲，相应的软件开发要耗时10年才能完善。一个新微处理器的开发往往需要4年的时间。而研究人员甚至在10年之前就在进行相应的探讨。Intel公司目前已在布局2015年微处理器的开发。

随着集成电路的线宽由90纳米、65纳米、45纳米乃至向32纳米缩小，半导体工艺会迎来一系列挑战。在90纳米的开发中，漏电流成为第一道拦路虎。于是各大半导体厂商各显神通，纷纷降低器件功耗。在降低器件工作电压时，遇到了MOS晶体管阀值无法进一步降低的难关。如果一味降低工作电压，则影响到器件的运行速度。这些相互制约的因素影响了器件性能的进一步提高。

目前半导体器件的开发已分为两条路,一条是专攻提高运行速度,另一条是着重于降低功耗。例如，IBM及日本东芝和索尼公司联合开发的Cell微处理器就有用于电视机的高速版和用于手机的低功耗版，这应了一句俗话：甘蔗不能两头甜。

为了提高工作速度，各厂商纷纷采用应变硅技术和三维晶体管等新型晶体管结构。通过采用应变硅技术，可将载流子从源极到漏极的速度提高1倍。降低器件功耗的主要措施是使用高介电率材料和金属栅结构。通过多晶硅极与SiOH栅绝缘层的组合，可使栅极漏电流减少几个数量级。目前推荐使用的高介材料有HfSiOH和HfAlOH。与高介电率材料配合，采用金属栅结构将使器件性能进一步提高。到45纳米乃至32纳米线宽阶段，金属栅将可能变成双层的。Ni是一种被推荐的金属栅材料。

近一年来刚研制出的硅光器件和近年获长足发展的单电子器件，虽有概念型样品问世，但距实用器件推向市场尚需一段时间，在今后几年将会有相应产品面市。