STARC设计的时序收敛问题得到解决

芯片设计解决方案供应商微捷码(Magma®)设计自动化有限公司日前宣布，日本半导体理工学研究中心(STARC)已对微捷码的Talus® Vortex物理实现系统和自动交互平面布局与层次化设计规划管理解决方案——Hydra™进行了评估。

作为一家由日本主流半导体公司联合创建的研究联合会，STARC表示这款Talus Vortex与Hydra组合流程在超大型测试设计上提供的时序收敛效果令人印象深刻，而其贯穿整个流程的多处理器并行计算方式的使用进一步缩短了设计周期。基于这些结果，STARC将此Talus Vortex与Hydra组合流程作为一款可管理数百万门复杂设计并获得时序收敛的完整层次化设计流程介绍给了其成员公司。

STARC是以一款具有1200万个逻辑门、1,147个存储宏单元，6个层次分割模块，45纳米工艺的设计为基础来对这款工具进行竞争基准评估后才做出的这个决定;此基准是测试这款工具在最短时间内、在无时序或设计规则检查(DRC)违规的前提下达成时序收敛的能力。

Talus Vortex与Hydra组合可以在给定的设计尺寸，多模多角优化的要求下收敛时序，无DRC错误并且缩短设计周期。微捷码的逻辑优化功能减少了拥塞，使得物理实现更容易完成布线。这项功能再结合微捷码的布线期间串扰规避功能，将芯片面积缩小了12%还不止，这是一项重大成果。

“微捷码Talus Vortex与Hydra组合在这类大型复杂45纳米设计上的性能给我们留下了深刻的印象，”STARC第一开发部总经理兼副总裁Nobuyuki Nishiguchi表示。“Talus Vortex与Hydra组合的多线程处理功能和巨大的设计容量均在大型层次化设计上有不俗表现。而该系统在优化15种不同多模多角情况的同时达成时序收敛的能力同样令我们难以忘怀。”

“确保复杂IC可在所有设计模式下正确工作并且跨多个工艺角点100%可靠是一项日益艰难的任务，”微捷码设计实施业务部总经理Premal Buch表示。“采用Talus Vortex自带的多模多角功能，分析工作可在流程更早期执行、使用更少的存储器并使用更短的运行时间。STARC评估结果证明了Talus Vortex具有满足当今最先进设计时序、面积和设计周期要求的能力。”