用数据说话:Intel AMD 台积电三大芯片厂商制程技术发展对比

Intel很快便要推出其新款处理器，代号Westmere的32nm制程处理器。这款处理器在内部架构方面与现有的Nehalem近似。不过在制程方面 Intel则迈出了一大步，进化到了32nm制程。在Intel的32nm制程技术中，他们将使用其第二代HKMG(High-k金属门)技术。而相比之 下，其它的厂商的第一代HKMG技术都还没有付诸实用。那么，Intel在新一轮的32nm制程竞赛中的领先程度有多大呢?以下我们便为读者进行分析。

首先，我们把Intel和其最大的对手AMD，以及另一家代工企业台积电放在一起比较一下。需要说明的是由于台积电只是一家代工厂商，因此我们在进行对比时，使用了台积电为一家设计公司制作的FPGA芯片的技术发展状况来进行比对。另外需要说明的是，由于无法得到确切的可靠数据，因此我们没有将IBM/Common技术联盟的制程技术发展状况引入这次对比。

表一显示了三家厂商开始启用90/65/45/32nm级别制程工艺的时间点。表中可见，Intel公司总是会以两年时间为间隔，在年初推出新的制程工艺，推出新制程的步伐与Intel元老戈登摩尔的摩尔定律非常符合。根据这种规律，我们可以预计下一代22nm制程将会于2012年初推出。

有趣的是AMD的制程发展规律也与摩尔定律相契合，他们总是会在Intel推出新制程技术的同年晚些时候推出自己的新制程技术。不过，在从45nm进化到32nm制程的过程中，AMD似乎遇到了一点麻烦，两者的时间间隔达到了3年，当然AMD近年曾遭遇分拆GlobalFoundries的风波，所以出现这种延迟现象也是情有可原，但这次拖延依然令人们意识到向32nm级以上级别制程攀登的过程是相当艰苦的。

而台积电的制程进化过程则相比之下缺乏一定的规律性，主要是跟随设计方的产品规划而有所变化。比如90nm制程与65nm制程之间的时间间隔达到了3年，而从65nm进化到45/40nm制程则只花了15个月的时间。同时他们还采用在45nm与32nm节点之间设立中间制程点的策略，实现了每年更新一次制程技术的目标。

关于摩尔定律：

根据摩尔定律，集成电路技术每经历一次制程更新，电路尺寸便会缩小70%。除了晶体管的门极宽度尺寸之外，其中最令人感兴趣的一个关键尺寸便是互连线彼此之间的间距尺寸。这个尺寸决定了电路中逻辑门电路的密度以及芯片中所能容纳的晶体管数量。根据我们绘制的互连线间距尺寸发展图，三家厂商的制程技术在这方面的进展可谓不相上下，可见摩尔定律依然适用。

有趣的是，台积电公司的互连线间距尺寸似乎要比其它两家公司要更小一些，这大概是由于这家厂商主要面向SOC芯片，GPU/FPGA等产品的代工使然。尽管台积电的制程技术制作出来的晶体管其运行速度可能不及Intel或AMD，但其芯片产品内部却能集成数量超过10亿支的大量晶体管。

新制程除了带来电路关键尺寸的进一步缩小之外，还衍生了很多新的制程技术。其中两项具有重大意义的新技术便是漏源极嵌入硅锗技术 (eSiGe) 和high-k金属门(HKMG)技术。eSiGe技术能增强PMOS晶体管的性能，而HKMG技术则有助于晶体管开关速度的提升，并可减小门极的漏电流。

上表二显示了三家厂商启用这两项关键技术的时间表。表中可见，Intel在采用这两项新技术方面明显领先于其它两家厂商，他们在2004年推出的90nm制程中便开始启用eSiGe技术，而在45nm制程中开始使用HKMG技术;而AMD则到65nm制程时才开始使用eSiGe技术，而且需要在32nm制程中才能开始使用HKMG技术，正好比Intel落后1代;台积电则在eSiGe/HKMG方面落后了整整两代制程。

这里需要说明的是，由于IBM/AMD的SOI制程技术并没有像传统的体硅制程(Bulk CMOS)那样，具有较为广泛的流行性，因此我们在这里并不会比对各家厂商在SOI制程技术方面的发展状况。

最后，需要说明的是，采用最好的制程技术并不一定能生产出最好的产品。过去，AMD便曾经凭借采用较低级制程生产出来的，具备内置内存控制器和更短流水线设计的K8系列处理器打败了Intel的产品;而Intel在显卡，超低功耗产品等市场上的作为也十分有限。不过，在双方设计能力相当的条件下，Intel在制程工艺方面的领先无疑将帮助他们立于不败之地。