“新摩尔时代”的新兴应用与技术探寻(下)

(接上期)

产业链关键词：28nm、EDA、ODM、制造

技术和产品的大繁荣，离不开健全的IC产业链。此篇从与IC相关的产业链角度报道一些企业。

EDA

2009年EDA和半导体业都下降了10%左右。但在萧条的严冬中，总有一些可敬的顽强生命在成长。一家2001年才成立的小EDA公司，2009年销售额增长了22%，2008年在功率分析方面的市场份额高达67%!这家公司就是Apache，CEO兼董事长Andrew T. Yang(杨天胜，华裔)博士介绍说，Apache专门提供降低功率和噪声的EDA工具，可解决现今流行的28/22nm的芯片封装系统的噪声闭合，包括功率、速度、EMI和热噪声。

模拟和混合信号IC是利润最高的IC之一，因为设计技巧高。Tanner EDA公司的总裁Greg Lebsack称该公司的模拟/混合信号IC和MEMS设计工具可以大大降低设计门槛。

要实现快速混合信号SoC，需要三方面：数字设计(例如Magma公司的Talus工具)、模拟设计(Magma的Titan)和库特征描述(Magma的SiliconSmart)。Magma的产品市场行销副总裁Bob Smith说，Titan Up!程序使模拟设计者提高产品率和复用性，Titan ALX(模拟布局加速器)和Titan AVP(模拟虚拟原型机)可提高模拟/混合信号设计的动态布局设计的产品化率。定制设计业务部门副总裁Ashutosh Mauskar宣布新近推出SiliconSmart ACE Memory Characterization，通过嵌入Magma超快的FineSim Pro模拟器，并且利用该公司专利的内存电路优化技术，可实现精确的时序、功率和噪声模式描述。

32/28nm制造物理闭合需要解决时序、SI(信号整合)、DFM(可制造设计)和OPC(光学临近校正)等问题，以保证时序驱动环境下的物理签核(Signoff)，为DFC/OPC最好准备。Mentor Graphics公司布局&布线事业部总经理Pravin Madhani说，Calibre InRoute工具的特点是通过内建的Calibre，可以探测到由LEF驱动(库交换格式驱动)的验证引起的DRC(设计规则检查)的违规或忽略，可采用Mentor的Olympus-SoC布局器进行自动修复，在布局器内部循环方面可采用Calibre DRC。Calibre InRoute方案的特点是：集成的设计和验证平台，可减少几天到几周的设计时间。

ODM(委托设计)

代工厂的股东权益回报率只有8%左右，而Fabless(设计公司，也称无芯片加工厂公司)的股东权益回报率(ROE)15%左右。如果“设计公司+代工厂=实际的IDM(集成器件制造商)”，可以使代工厂和Fabless的综合ROE达到15%。因此，TSMC投资并控股的台湾创意电子(Global Unichip)诞生了。

创意电子主要帮助一些有好点子的公司快速实现IC设计，并推荐到TSMC流片。据创意电子市场处处长黄克勤博士介绍，该公司在祖国大陆的业务一直在成长，黄处长称赞一些祖国大陆的客户想法十分超前，甚至需要创意电子公司设计双核ARM Cortex-A9处理器!目前，从该公司的2009年设计项目看，0.13µm设计仍是主流，占44%;65nm占24%;90nm一直没有发展起来，只有9%;40nm设计2009年开始露头，占1%(注：笔者这段消息发在网上后，网友rram评论道：实际上，设计成本的急剧上升，导致越来越少的厂家愿意采用先进工艺，导致先进工艺的使用越来越少，反过来导致设备的平均售价上升，又推高制程成本!)。

ASIC设计业也红火。Open-Silicon总裁兼CEO Naveed Sherwani介绍说，该公司即使在2009年低谷还达到了5%的增长，过去三年年均增长20%，预计今年将达30%!

ASIC设计的未来应该是：专注在解决方案和质量。Naveed对ASIC设计师的建议是：只做部分自己的IP，无需内部晶圆厂，尽量使用第三方内存、库和工具，利用外包的设计中心。

制造工艺

设计方案送到代工厂后，还能进一步优化。Tela Innovations公司与最大的代工厂TSMC进行了合作，专门做制程优化。Tela市场行销副总裁Neal Carney说，AreaTrim工具可减小芯片面积，PowerTrim降低漏电流，据说在40nm时可减少逻辑电路50%漏电流。Tela的商业模式是提供给TSMC库，这样在TSMC流片的厂商可以选择Tela产品。(注：关于此次采访更多信息，可浏览笔者博客：http://wangying1.spaces.eepw.com.cn，或本刊视频网站：http://v.eepw.com.cn)