超越摩尔定律之作：赛灵思“堆叠硅片互联技术”

“集成电路芯片上所集成的电路的数目，每隔18个月就翻一番。微处理器的性能每隔18个月提高一倍，而价格下降一半。”这就是揭示了信息技术进步速度的著名的摩尔定律。

一直以来，FPGA 的所有工艺节点都遵循摩尔定律的发展，逻辑容量提高一倍，则成本降低一半。遗憾的是，仅仅依靠摩尔定律的发展速度，已不能满足市场对可控功耗范围内实现更多资源以及更高代工厂良率的无止境的需求。日前，赛灵思推出了“堆叠硅片互联技术”的 3D 封装方法，可有效解决上述难题。

赛灵思公司质量管理和新产品导入全球资深副总裁亚太区执行总裁汤立人先生和赛灵思公司亚太区市场及应用总监张宇清先生日前来到北京，展示此项具有突破性意义的新技术。

 
赛灵思公司质量管理和新产品导入全球资深副总裁亚太区执行总裁汤立人先生和灵思公司亚太区市场及应用总监张宇清先生

 xilinx-virtex7-6-与1元硬币比较
“堆叠硅片互联技术”的 3D 封装方法克服了简单地把两个或更多 FPGA 连接起来实现大规模设计的方法三大弊端：一是可用 I/O 数量有限，不足以连接用以供分区设计中不同 FPGA 间信号传输的复杂网络，同时也难以连接 FPGA 到系统其它器件；二是 FPGA 间传输信号的时延限制了性能；三是在多个 FPGA 之间用标准器件 I/O 创建逻辑连接会引起不必要的功耗。

 
据汤立人先生介绍,“堆叠硅片互联技术”的 3D 封装方法，采用无源芯片中介层、微凸块和硅通孔 (TSV)技术，实现了多芯片可编程平台。

 
由于中介层为无源的，因此除了FPGA 芯片消耗热量外，不存在其它散热问题。由于较薄的硅中介层可有效减弱内部堆积的应力，一般说来堆叠硅片互联技术封装架构的内部应力低于同等尺寸的单个倒装 BGA 封装，这就降低了封装的最大塑性应变，热机械性能也随之得以提升。

通过下面的剖面图可以清楚的了解到“堆叠硅片互联技术”的 3D 封装技术。

 
此项新技术将满足要求最苛刻的FPGA应用需求，例如下一代有线通信、下一代无线通信、高性能计算、医疗成像、航空航天和军用等等。

同时，汤立人先生透露，赛灵思与台积电已经在28nm器件的生产上进行合作，首批产品将于 2011 年第一季度开始供货。