赛灵思推关键互联IP支持新一代无线网LTE 和LTE－A络基础架构

赛灵思新连接功能 IP可支持各项行业标准

2011 年 11 月 18 日，全球可编程平台领导厂商赛灵思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出三款对构建低成本高灵活性可编程 3G+/4G 无线基站至关重要的关键互联功能 IP ——赛灵思Serial RapidIO Gen 2 v1.2 终端LogiCORE™ IP、JESD204 v1.1 LogiCORE IP以及CPRI v4.1 LogiCORE IP，所有这三款产品均支持各类互联标准，可帮助开发人员在构建具有更高系统容量的新型无线网络设备时，克服各种设计挑战。

随着无线宽带数据用户数量的增长以及宽带使用需求的持续增温， 现今的无线网络基础架构设备已经无法满足需求。预计2015 年， 移动宽带用户将从 2010 年的 5.6 亿上升到21 亿，平均移动宽带网络互联速度将从 2010 年的 1 Mbs 提升至 2015 年的 5 Mbs，在此情况下，赛灵思的 LogiCORE IP将帮助设计者解决更高系统带宽需求所带来的各种挑战，同时帮助其实现更低的成本、更高的灵活性和集成度。

赛灵思互联IP 支持新一代无线基础架构

Serial RapidIO Gen 2 v1.2 Endpoint LogiCORE IP （第二代串行RapidIO v1.2 终端LogiCORE IP）符合 RapidIO 行业协会的 RapidIO Gen 2.2 规范，是业界第一款可在 1x/2x/4x 基带宽度下支持高达 6.25G 线速率的真正 Gen 2.2软 IP。该 IP 包括一个经过优化的高度灵活的 Serial RapidIO 物理层内核和一个逻辑 (I/O) 与传输层内核，并得到 7 系列 FPGA 和 Virtex®6 FPGA 的支持，同时配套提供可配置缓存设计、参考时钟模块、复位模块和配置架构参考设计，可让设计人员根据特定应用灵活选择功能模块。该 IP 核还能将 FPGA/CPU/DSP 多处理器群的数据带宽速度提高一倍，以便在无线基础设施等系统中实现复杂的算法和信号处理功能，进而应对不断增长的系统数据吞吐量。

CPRI v4.1 LogiCORE IP符合CPRI （Common Public Radio Interface，通用公共无线接口 ） v4.2 标准规范，是REC（Radio Equipment Controllers， 无线设备控制器） 或基带卡一个或多个无线设备单元（射频卡）之间互联的最佳选择。随着分布式基站以及基于云的 RAN（无线接入网）概念的悄然升起，越来越多的用户更倾向于通过无线中频来获得最佳容量和覆盖范围，CPRI 协议通过远程部署远端射频单元可实现分布式基站。该 IP提供了可在单个高效协议中支持数字中频I/Q 数据、数字中频单元管理和同步的最佳实现方案。由于得到了7 系列 FPGA 的支持，赛灵思 CPRI v4.1 LogiCORE IP可将无线射频拉远（remote radio head）的互联带宽翻倍到 9.8G，从而有效提升了系统数据容量。

由于系统数据吞吐量不断提高促使数据转换器的采样率快速提升，在这种情况下，赛灵思 JESD204B v.1.1 LogiCORE IP 使用1/2/4高速串行接口链路逐渐取代数据转换器的宽并行接口，来解决 IO 局限性并降低 PCB 布局成本及复杂性。JESD204 v1.1 LogiCORE IP 核是业界首个符合联合电子器件工程委员会 (JEDEC) JESD204B 标准的软 IP 核，该标准描述了数据转换器和逻辑器件之间的串行数据接口和链接协议。该 IP 核得到了 7 系列 FPGA 的支持，可配置用作 JESD204B 发射器以连接 DAC 器件，也可用作 JESD204B 接收器以连接 ADC 器件。