Nufront第三代处理器采用Cadence接口IP解决方案

全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸线)的NS115芯片组采用了Cadence可配置的DDR3/3L/LPDDR2存储控制器与硬化PHY IP核，应用于其双核ARM Cortex –A9移动应用处理器。TSMC 40LP工艺， 32位DDR3/LPDDR2接口的数据传输速率最高可达800Mbps，并能提供对超薄笔记本、平板电脑和智能手机等产品至关重要的基于数据流量的自动功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP核完全符合JEDEC发布的最新规格，协助Nufront降低了芯片设计风险，加快了设计进程。

“我们的第三代双核移动计算芯片NS115提供了平板电脑和智能手机产品所要求的高性能、低功耗与高质量。它已被多家国内OEM厂商选用于其最新平板电脑产品，并在香港电子展进行了展示。”Nufront市场副总裁Rock Yang说，“Cadence开发了一个创新的、高质量的DDR3/3L/LPDDR2 IP核架构，赋予了我们产品所需的配置灵活性，满足了我们客户的特定需求。”

Cadence DDR3/3L/LPDDR2 IP支持高性能、低功耗移动计算应用所需的关键功能，降低了设计风险，缩短产品上市时间。Cadence DDR存储器接口IP已经被授权应用于超过400个产品设计。与Cadence在其他DDR标准，如DDR4和LPDDR3上所做的一样，DDR3/DDR3L/LPDDR2的解决方案的架构设计使设计师可以通过配置存储器接口IP的参数来优化性能、功耗和面积。

“我们Cadence DDR存储器IP解决方案，在性能、功耗和可配置性等方面，可以针对客户特定系统的要求提供特定组合，并具备SoC设计中所需的高易用性。”Cadence SoC实现部产品市场总监Marc Greenberg说，“Nufront设计团队将我们的IP完美地集成于其设计之中，将设计风险降到最低，这有赖于我们成熟的存储器IP控制器和PHY解决方案，以及我们一如既往的确保客户芯片成功的承诺。”