28nm制程助攻　FPGA朝3D IC及SoC设计演进

FPGA正朝3D IC及SoC设计形式演进。得益于28纳米先进制程所带来的低功耗、小尺寸优势，FPGA不仅已能整合处理器核心，朝SoC方案演进，藉此提升整合度及产品性能，更可实现多种异质元件整合的3D IC，将有助开发人员设计出更智能的嵌入式系统。

现场可编程闸阵列(FPGA)厂商在28纳米(nm)制程节点上推出多项全新技术，为客户新一代的系统设计带来意义重大的价值。在新的制程竞赛中，FPGA 业者并非只将现有的FPGA架构移植到新的制程节点上，而是力求各种FPGA的创新，并在市场上推出三维晶片(3D IC)和系统单晶片(SoC)元件。

这些3D IC与SoC产品采用各种形式的可编程技术，包括从可编程硬件到软件、数字到模拟和混合信号(AMS)、单晶片到多晶片3D IC方案(图1)。有了这些全新的3D IC与SoC元件，设计团队就能进一步提升可编程系统的整合度、增加整体系统效能、降低整体物料清单(BOM)成本，以及以更快的速度，向终端市场推出更创新的智慧型产品。

在性能升级之下，SoC FPGA在车用领域市占攀升　

目前FPGA厂商经过多年原型设计和评估所开发出的全新元件也进入量产阶段，如赛灵思(Xilinx)与台积电合作推出全新高效能、低功耗28纳米晶片制程技术，不仅是专为FPGA量身打造，更具有最佳的高效能和低功耗特性;另外，该公司成立顶尖的EDA设计团队来开发全新现代化设计套件，不仅可让客户在采用其五个28纳米元件系列时能提高工作效率，更能够满足往后10年客户对于3D IC与SoC元件的可扩充性需求。

先进纳米制程助阵　SoC FPGA异军突起

SoC FPGA整合三种适用于大规模客制化的可编程设计功能，包括硬件、软件和输入输出(I/O)可编程设计。

从 90年代后期开始，FPGA供应商纷纷推出软核处理器，客户可将这种核心整合至FPGA的逻辑结构中，让设计团队能够在统一的架构中紧密结合处理和逻辑功能，并进一步降低BOM成本。过程中，许多软件处理器都被用作嵌入式状态机 (Embedded State Machine)，而非用来执行各种更复杂系统中的作业系统和软件堆叠。

2005年左右，新的半导体制程让FPGA厂商能够推出更高容量的元件，于是厂商开始将硬核处理器与FPGA逻辑配合使用，藉此有效且大幅提升FPGA的处理效能，如赛灵思先后在其高阶的Virtex FX元件系列中加入PowerPC中央处理器(CPU)核心。

相较于软件核心方案，加入硬核处理器的Virtex FX系列即可大幅提高处理器效能，然设计团队则要先对FPGA逻辑进行程式设计才能为处理器设计程式。一旦要为FPGA逻辑设计程式，设计团队就须建置自己的周边功能和存储器子系统，并须建置“嵌入式系统”和相关进出逻辑的管道。

熟悉FPGA设计的专家当然可提升处理器效能，不过相较于更受欢迎的传统嵌入式系统设计方法，这种架构更为复杂。在此经验基础上，赛灵思于2008年开始进行Zynq-7000 All Programmable SoC的架构设计，同时开始着手建构相关的产业体系，包括硬件和软件开发工具，甚至基础架构，以促进元件的编程设计作业。

此外，赛灵思选择得到充分支援的1GHz频率安谋国际(ARM)A9双核处理器系统，并与ARM合作建立AXI4介面标准，在架构的逻辑部分，能让协力厂商、赛灵思和客户开发的核心都有随插即用的利便性。

此外，赛灵思也让Zynq系列能从处理器直接启动，让系统设计人员能以熟悉的方式投入开发工作，并可尽快着手软件开发，进而加快产品上市时间。由于可先启动处理器，软件设计人员即便不熟悉FPGA逻辑或硬件设计也能使用元件，甚至还能扩展编程设计范围。此外，该公司还提供丰富的外部硅智财(IP)和具可编程功能的高速I/O，不仅能为客户提供一颗FPGA，甚至是一颗FPGA和一个处理器，更可实现真正的SoC FPGA。

TSV技术助力　3D IC FPGA元件出炉

此外，FPGA制造商在28纳米制程节点上推出的另一类全新元件是3D IC。早在2004年，FPGA业者即已探索多晶片在统一IP配置中的堆叠，并推出原型设计，突破摩尔定律的限制，为可编程设计系统整合开创全新范畴。

FPGA 业者的科学家设计各种3D IC架构的测试晶片，探索堆叠晶片的各种方法，并透过硅穿孔(TSV)技术为晶片供电和支援晶片与晶片之间的通讯，如赛灵思透过广泛的原型设计和对可靠制程的坚持，制定“堆叠矽片互连技术(SSI)”做为短期内可行且实用的商用架构。此架构可将多颗晶片并排置于被动式硅中介层上，有助于多颗晶片之间的互连和通讯。晶片透过程式设计可支援超过一万个互连，而每颗晶片和I/O都具有可编程功能。

2012年初，首款3D IC元件已正式出货。该3D IC元件可并排堆叠四个FPGA逻辑部分(Slice)，主要都由FPGA逻辑构成。这款元件内含超过六十八亿个电晶体，打破28奈米制程节点IC电晶体数量的纪录和FPGA逻辑容量的纪录，可提供二百万个逻辑单元，相当于二千万个特定应用集成电路(ASIC)闸极。该元件的尺寸相当于同类竞争元件最大型 FPGA的两倍，以28纳米制程而言其逻辑容量比预期的水准整整领先一个世代。此外，SSI技术架构也让3D IC的容量超越摩尔定律，可满足新一代产品的需求。

首款3D IC深受客户欢迎，并已广泛应用在ASIC原型设计、储存和高效能运算系统等各种应用中，其对于可编程逻辑的容量都有极高的需求。

其中，产业界首款异质架构的3D IC元件的制程中，将专用的28G收发器晶片与两颗FPGA晶片并排放置在被动式硅中介层上。如此一来，此款元件就能提供八个28Gbit/s收发器、四十八个13.1Gbit/s收发器和五十八万个逻辑单元。对于以CFP2光学模组为基础的2×100G光学传输线路卡等应用而言，异质架构的3D IC元件的BOM成本不仅可锐减五分之一，更可比上一代解决方案大幅减少电路板空间。

至于另一款3D IC元件则在同一晶片上整合两颗八通道收发器晶片和三颗FPGA逻辑晶片，亦即在一个晶片上共有十六个28Gbit/s收发器、七十二个13.1Gbit /s收发器和八十七万六千一百六十个逻辑单元。Virtex-7 H870T元件可全面支援400G市场的新一代有线通讯。

28nm制程助攻　FPGA功耗再下探

时至今日，快速演进的FPGA产品已远远超越闸极阵列的水准。现阶段，FPGA不仅包含数百万个可编程的逻辑闸极，其内部还嵌入存储器控制器、高速I/O及模拟/混合信号电路。过去设计团队能用FPGA解决系统中的问题，或“黏合”系统中的元素;但现在客户能利用FPGA进行高效能的资料处理、波形处理、影像/影音处理或高效能的运算功能，并能在系统中进行动态更新，也能在产品建置后进行升级。

如赛灵思决定采用台积电的HPL制程生产全系列28纳米3D IC和SoC元件，并以关键的结构性创新做法来降低功耗，因而FPGA产品能比其他同级效能水准的竞争产品降低35-50%的功耗，亦即在省电效率上领先一个世代。此外，该公司的28纳米FPGA，不论是系统效能和整合度，包括区块随机存取存储器(BRAM)、数字信号处理器(DSP)、存储器介面、收发器和逻辑元件的整合都超越竞争对手1.2倍至2倍，平均优势更达1.5倍。

改良3D IC与SoC　FPGA颠覆传统架构

FPGA 厂商开发各种形式的可编程技术，超越可编程设计硬件，并涵盖软件领域;超越数位，并涵盖AMS;超越单晶片，并实现多晶片3D IC。FPGA业者将这些技术与FPGA、SoC和3D IC整合，可帮助设计团队提高可编程系统的整合度、提升系统效能、降低BOM成本，并加快创新产品的上市速度。赛灵思产品组合的转型源自2008年，部分创新技术更进一步追溯至2006年，而现今的产品组合技术已整整领先竞争对手一个世代的水准。

放眼20纳米世代，FPGA供应商将推出更先进的FPGA、第二代SoC、3D IC元件和设计环境/工具套件，持续扩大市占。此外，FPGA制造商多年来藉由与客户合作改良SoC和3D IC技术，重新定义高速序列收发器等关键核心技术的开发，改良设计方法和工具套件，并扩展系统级开发环境与供应链，确保产品的品质和可靠度。