Altera Quartus II v13.0支持实现业界最快FPGA设计

Altera公司宣布推出Quartus® II软件13.0版，这一软件实现了性能最好的FPGA和SoC，提高了设计人员的效能。28 nm FPGA和SoC用户的编译时间将平均缩短25%。与以前的软件版本相比，该版本可以将面向高端28 nm Stratix® V FPGA的，最难收敛的设计编译时间平均缩短50%。Quartus II软件v13.0支持面向Stratix V FPGA的设计，实现业界所有FPGA中最快的Fmax，比最相近竞争产品有两个速率等级优势。

这一版本还增强了包括基于C的开发套件、基于系统/IP以及基于模型的高级设计流程：

· OpenCL的SDK为没有FPGA设计经验的软件编程人员打开了强大的并行FPGA加速设计新世界。从代码到硬件实现，OpenCL并行编程模型提供了最快的方法。与其他硬件体系结构相比， FPGA的软件编程人员以极低的功耗实现了很高的性能。请参考今天的新闻发布，了解面向OpenCL的SDK的详细信息，以及关于Altera最近发布的面向OpenCL的电路板合作伙伴计划

· Qsys系统集成工具提供对基于ARM®的Cyclone® V SoC的扩展支持。现在，Qsys可以在FPGA架构中生成业界标准AMBA® AHB和APB总线接口。而且，这些接口符合ARM的TrustZone®要求，支持客户在安全的关键系统资源和其他非安全系统资源之间划分整个基于SoC-FPGA的系统。

· DSP Builder设计工具支持系统开发人员在DSP设计中高效的实现高性能定点和浮点算法。新特性包括更多的math.h函数，提高了精度，增强了取整参数，为定点和浮点FFT提供可参数赋值的FFT模块，还有更高效的折叠功能，提高了资源共享能力。