“英特尔精尖制造日”展示10纳米制程、FPGA技术进展及业内首款面向数据中心的64层 3D NAND产品

“英特尔精尖制造日”活动近日举行，展示了英特尔制程工艺的多项重要进展，包括：英特尔10纳米制程功耗和性能的最新细节，英特尔首款10纳米FPGA的计划，并宣布了业内首款面向数据中心应用的64层3D NAND产品已实现商用并出货。

“英特尔遵循摩尔定律，持续向前推进制程工艺，每一代都会带来更强的功能和性能、更高的能效、更低的晶体管成本，”英特尔公司执行副总裁兼制造、运营与销售集团总裁Stacy Smith表示，“很高兴首次在中国与大家分享英特尔制程工艺路线图中的多项重要进展，展现了我们持续推动摩尔定律向前发展所获得的丰硕成果。”

图注：英特尔公司全球副总裁兼中国区总裁杨旭欢迎来自合作伙伴、客户、政府部门和学术界的嘉宾以及新闻媒体出席2017年9月19日在北京举行的“英特尔精尖制造日”活动。此次活动着眼于快速发展的中国技术生态系统，重申英特尔与中国半导体产业共成长的承诺。英特尔在中国深耕32年，打造了世界级的晶圆制造和封装测试工厂，自2004年以来在华协议总投入达130亿美元。

Stacy Smith进一步表示，英特尔推动摩尔定律向前发展的能力—— 每一年都持续降低产品价格并提升其性能 —— 是英特尔的核心竞争优势。英特尔一直以来都是并将继续成为推动摩尔定律向前发展的技术领导者，目前英特尔在制程工艺上保持着大约三年的领先性。

图注：英特尔公司执行副总裁兼制造、运营与销售集团总裁Stacy Smith全球首次展示“Cannon Lake”10纳米晶圆，采用超微缩技术，拥有世界上最密集的晶体管和最小的金属间距，从而实现了业内最高的晶体管密度。

披露10纳米制程的功耗和性能最新进展

英特尔高级院士马博(Mark Bohr)介绍了英特尔10纳米制程工艺的最新细节，展现了英特尔的技术领先性。在晶体管密度和晶体管性能方面，英特尔10纳米均领先其他竞争友商“10纳米”整整一代。通过采用超微缩技术(hyper scaling)，英特尔10纳米制程工艺拥有世界上最密集的晶体管和最小的金属间距，从而实现了业内最高的晶体管密度。超微缩指的是英特尔在14纳米和10纳米制程节点上提升2.7倍晶体管密度的技术。在此次“英特尔精尖制造日”活动上，英特尔“Cannon Lake”10纳米晶圆全球首次公开亮相。

马博还演示了他提出的晶体管密度计算公式，用以规范晶体管密度的通用衡量标准，以此厘清当前业内制程节点命名乱象，这也是英特尔不懈的坚持和努力，将有助于更加容易地比较不同厂商之间的技术。

介绍22FFL的功耗和性能最新进展

马博同时介绍了英特尔22FFL功耗和性能的最新细节。22FFL是在2017年3月美国“英特尔精尖制造日”活动上首次宣布的一种面向移动应用的超低功耗FinFET技术。英特尔22FFL可带来一流的CPU性能，实现超过2GHz的主频以及漏电降低100倍以上的超低功耗。此外，22FFL晶圆在本次活动上全球首次公开亮相。

揭晓10纳米FPGA产品计划

在本次活动上，英特尔公布了采用英特尔10纳米制程工艺和晶圆代工平台的下一代FPGA计划。研发代号为“Falcon Mesa”的FPGA产品将带来全新水平的性能，以支持数据中心、企业级和网络环境中日益增长的带宽需求。

英特尔和Arm在10纳米制程合作方面取得重大进展

在2016年8月于旧金山举行的英特尔信息技术峰会(IDF)上，英特尔晶圆代工宣布与Arm达成协议，双方将加速基于英特尔10纳米制程的Arm系统芯片开发和应用。作为这一合作的结晶，今天的“英特尔精尖制造日”全球首次展示了Arm Cortex-A75 CPU内核的10纳米测试芯片晶圆。这款芯片采用行业标准设计流程，可实现超过3GHz的性能。

图注：Arm总经理、副总裁兼合伙人Gus Yeung全球首次展示了一款Arm Cortex-A75 CPU内核的10纳米测试芯片。这款芯片采用行业标准设计流程，可实现超过3.3GHz的性能。

发布业内首款面向数据中心的64层TLC 3D NAND固态盘

英特尔还宣布了业内首款面向数据中心的64层、三级单元(TLC)3D NAND固态盘产品已正式出货。该产品自2017年8月初便开始向部分顶级云服务提供商发货，旨在帮助客户大幅提升存储效率。在存储领域30年的专业积淀，使得英特尔可以推出优化的3D NAND浮栅架构和制造工艺。英特尔的制程领先性，使其能够快速把2017年6月推出的64层TLC固态盘产品组合，迅速从客户端产品扩展到今天的数据中心固态盘产品。到2017年年底，该产品将在更大范围内上市。