争抢1xnm代工商机 晶圆厂决战FinFET制程

鳍式电晶体(FinFET)将成晶圆厂新角力战场。为卡位16/14纳米市场商机，台积、联电和格罗方德(GLOBALFOUNDRIES)正倾力投资FinFET技术，并各自祭出供应链联合作战策略，预计将于2014～2015年陆续投入量产，让晶圆代工市场顿时硝烟弥漫。

FinFET制程将成晶圆厂新的角力战场。为卡位16/14纳米市场商机，并建立10纳米发展优势，台积电、联电和格罗方德正倾力投资FinFET技术，并已将开战时刻设定于2014?2015年;同时也各自祭出供应链联合作战策略，期抗衡英特尔和三星等IDM的规模优势，让整个晶圆代工市场顿时硝烟弥漫。

鳍式电晶体(FinFET)技术可有效控管电晶体闸极漏电流问题，并提高电子移动率，因而能大幅提升晶片运算效能同时降低功耗，现已成为全球晶圆厂迈向下一个制程节点的唯一途径。一线大厂正纷纷以混搭20纳米制程的方式，加速14或16纳米FinFET量产脚步，抢先圈地市场商机。

其中，IBM授权技术阵营中的联电、格罗方德(GLOBALFOUNDRIES)和三星(Samsung)，皆预计在2014年以14纳米FinFET前段闸极结合20纳米后段金属导线(BEOL)制程的方式达成试量产目标;而台积电为提早至2015年跨入16纳米FinFET世代，初版方案亦可望采用类似的混搭技术，足见此设计方式已成为晶圆厂进入FinFET世代的共通策略。

缩短开发时程　晶圆厂竞逐FinFET混搭制程

由于各家厂商均将FinFET视为下一阶段的制程布局重点，且迈入16/14纳米的起跑点相当靠近，可望打破台积电在28纳米制程一支独秀的局面，使晶圆厂之间的竞争态势更加激烈且胶着。

联华电子市场行销处处长黄克勤表示，14或16纳米FinFET对晶圆代工厂而言系重大技术革新，无论是立体电晶体结构设计、材料掺杂比例、温度和物理特性掌握的难度均大幅攀升;尤其在BEOL方面，要在短时间内将金属导线制程微缩至1x纳米的密度相当不容易，因此各家晶圆厂遂计划在晶圆前段闸极制程(FEOL)先一步导入FinFET，并沿用20纳米BEOL方案，以缩短开发时程和减轻投资负担。

其中，联电、格罗方德和三星已先后在2012年与IBM签订14纳米FinFET合作计划，并分别预定于2014年底~2015年，以14纳米FinFET FEOL混搭20纳米MEOL/BEOL的方式导入量产。

黄克勤认为，混搭方案将是推进半导体制程提早1年演进到1x纳米FinFET的关键布局，不仅能加速设计与测试流程，亦有助控制成本，预估晶圆代工业者初期都将采用此一架构，待技术日益成熟后才会全面升级为纯16或14纳米制程。现阶段，联电已授权引进IBM在半导体材料研究方面的Know-how与技术支援，将用来优化自行研发的14和20纳米混搭制程，将于2015年正式投产。

格罗方德全球业务行销暨设计品质执行副总裁Mike Noonen也强调，该公司将于2014年底抢先业界推出14nm-XM制程，可充分利用现有20纳米设备和技术资源，降低FinFET研发和制造成本，并简化客户新一代处理器的设计难度，尽速实现以立体电晶体结构减轻闸极漏电流的目标，进而延伸摩尔定律(Moore"s Law)至新境界。

此外，台积电近期也宣布2014年量产20纳米后，将提前1年至2015年发表16纳米FinFET制程，业界也预估其第一个量产版本将导入20纳米BEOL混搭方案，才能顺利在短短1年内实现16纳米。由此可见，一线晶圆代工业者在挺进FinFET领域的时间和成本压力下，采用混搭结构已成为一门显学。

除了与同业互尬FinFET制程量产速度外，台积电亦考量纯晶圆代工厂进入高投资、高技术门槛的FinFET世代后，与整合元件制造商(IDM)的竞争将更为激烈，因此正积极筹组大联盟(Grand Alliance)，串连矽智财(IP)、半导体设备/材料，以及电子设计自动化(EDA)供应商等合作夥伴的力量，强化其在FinFET市场的竞争力。

台积电董事长暨总执行长张忠谋提到，今年台积电虽屡创季营收新高，但第四季因客户调整库存可能出现微幅下滑的情形。

台积电董事长暨总执行长张忠谋坦言，随着一线晶圆厂纷纷于2015年进入14或16纳米FinFET制程后，台积电将面临更大的竞争压力，特别是来自三星、英特尔等IDM大厂的威胁力道最剧，必须提早发动因应策略。

由于FinFET技术更复杂、投资金额也更巨大，晶圆代工厂很难再以孤军奋战的策略进行研发，因此台积电正如火如荼组织产业同盟，目前已与益华电脑(Cadence)、明导国际(Mentor Graphics)等EDA工具商，以及安谋国际(ARM)和Imagination等IP业者达成共识，未来将共同在台积电开放创新平台(OIP)上挹注创新技术能量，加速优化16纳米FinFET制程。

张忠谋认为，产业大联盟重要性在于相互融合不同厂商的长处，以研制最出色的制程解决方案，这将是台积电与IDM较劲最关键的优势。除联合异业夥伴共同出击外，台积电在今明两年都将以95?100亿美元的高额资本支出，不断扩充FinFET研发团队和产能，现已与大客户展开合作，抢先掌握许多16纳米FinFET设计定案(Tape Out)。

张忠谋也强调，在FinFET时代，台积电以晶圆代工厂的定位与IDM角逐市场还算有竞争力，但比较辛苦;若以产业大联盟的方式将非常有竞争力，有信心能提供更完整的制程服务和更高品质的晶片。

确保与IBM合作有成　联电紧握14/10nm主导权

至于联电近期则进一步扩大与IBM的合作计划，全力冲刺14和10纳米FinFET制程量产。不过，联电也不忘记取当初发展0.13微米时，授权IBM方案却面临量产窒碍难行，反遭台积电大幅超前进度的教训;此次在14/10纳米的合作仅将采用IBM基础技术平台与材料科技，并将主导大部分制程研发，以结合先进科技和具成本效益的量产技术，避免重蹈覆辙。

联电执行长颜博文认为，联电2013年第二季整体营运表现优于预期，而第三季也可望延续成长动能。

联电执行长颜博文表示，随着IC设计业者对于更新、更先进技术的需求日益增高，联电日前已宣布加入IBM 10纳米FinFET互补式金属氧化物半导体(CMOS)技术联盟，将与IBM协同努力，克服现阶段的研发障碍。

事实上，格罗方德和三星在14纳米FinFET制程发展方面，亦与IBM有相当密切的合作往来，因而引发业界对联电难以突显制程差异性的疑虑。此外，法人也忧心联电和IBM共同推动0.13微米制程的失败情形重演，更对IBM的前瞻制程科技抱持“中看不重用”的怀疑，担心联电无法在2015年的1x纳米FinFET市场争取有利位置。

对此，颜博文回应，过去联电在0.13微米落后对手肇因于未与IBM明确分工，因此，未来发展14和10纳米制程，联电将导入IBM的FinFET基础制程平台与材料科技，加速复杂立体结构的FinFET技术成形，同时根据客户需求自行开发衍生性的量产方案，以结合两家公司各自的技术能量，加快产品上市时程，并提高制程独特性与市场竞争力。

据悉，联电将积极争取14/10纳米FinFET制程主导权，除持续扩充相关制程设备与验证分析解决方案的第三方合作夥伴阵容外，今年规画15亿美元资本支出中，亦将投入三分之二建置28纳米以下制程，可见其高度看重FinFET技术投资。 颜博文强调，相较于其他对手投注大量资源发展20纳米，联电将跳过此一制程节点，集中火力抢攻14纳米FinFET技术，并将同步启动10纳米FinFET研究计划，让资本支出与研发资源发挥最大效益。

确定不玩20纳米联电集中火力攻FinFET

由于20纳米研发所费不赀，加上市场需求仍不明朗，因此联电已计划跨过20纳米节点，加速挺进更具投资效益的14纳米FinFET世代，以与台积电、格罗方德和三星一较高下。

黄克勤分析，20纳米制程带来的效益将不如从40纳米演进至28纳米的水准，且须导入双重曝光(Double-patterning)方案，势将增加一笔可观花费，已使处理器业者的导入意愿开始动摇;再加上主要晶圆代工业者皆规画在2015年推出16或14纳米FinFET制程，在多方权衡之下，联电遂决定放缓20纳米投资，专心克服14纳米FinFET牵涉的材料掺杂、测试验证和晶圆前后段混搭制程等技术挑战，以因应即将到来的FinFET市场卡位战。

黄克勤强调，英特尔(Intel)率先投入FinFET制程量产，大幅提高处理器效能并降低功耗，近来在行动装置品牌市场已有不错成绩;一旦其市占持续攀升，势将影响高通(Qualcomm)与相关晶圆代工供应链的投资计划，并加速制程研发步调，以免技术差距持续被拉大。因应此一趋势，联电遂倾向将资源集中在FinFET技术上，并跳过20奈米制程发展。

除联电缩手20奈米以确保将钱用在刀口上，三星和格罗方德也未提出明确的20奈米发展计划，唯独台积电仍倾力发展，因而引发业界对其未来产能将过剩的疑虑。

对此，分析师认为，台积电强推20奈米，系维持先进制程Time to Market的领先脚步，且因20奈米能沿用部分28奈米设备，并与下一阶段16奈米FinFET互补，就长期发展来看有其投资必要性;而且从晶片商的投片计划来看，大多会与晶圆厂合作好几代的产品，台积电只要取得1?2家处理器厂大量投片，对其未来巩固市占率和营收都相当有帮助。

抢先台积电/联电　格罗方德冲刺10奈米制程

不仅台积电和联电两大晶圆代工元老正以迥异的营运策略，加紧部署FinFET产线，甫成军4年的格罗方德亦全力推动FinFET量产方案，并计划在2014年推出14奈米FinFET，紧接着再花1年时间在2015年抢先进入10奈米世代，揭开晶圆代工产业竞争新局。

格罗方德先进技术架构副总裁Subramani Kengeri表示，20及14奈米技术对晶圆代工产业有举足轻重的影响，因为20奈米首次使用双重曝光，而14奈米则率先转搭FinFET架构，因此格罗方德特别设计一连串可降低模具成本的制程方案，进而使两世代节点无缝接轨，加速半导体制程演进脚步。

Kengeri更强调，格罗方德自尚未从超微(AMD)分拆时，就已投入FinFET基础研究，近10年来已累积庞大的专利阵容，目前正紧锣密鼓研拟第二代10奈米FinFET电晶体架构，以及相应的三重曝光技术，并已定义完成10奈米制程，预计2015年即可进入量产，可望领先业界在晶圆前后段制程均实现FinFET架构。此外，该公司近期也启动7奈米早期研发，将更进一步增强产品效能并缩减尺寸及功耗。

Kengeri透露，格罗方德预计于2013年投入约45亿美元资本支出，并将于未来2年持续投资，以加速扩充14和10奈米FinFET制程产能，争取更高的晶圆代工市占率。

因应格罗方德的猛烈攻势，台积电亦紧锣密鼓投入10奈米布局，避免在任何新技术节点的发展被对手超前。据悉，该公司与艾司摩尔(ASML)共同研发次世代极紫外光(EUV)微影技术，已进入收割阶段，可望在2017年用于10奈米晶圆，大幅提高吞吐量与生产效率，打造兼具效能和成本优势的商用制程。

尽管格罗方德信誓旦旦将于2015年抢先发表10奈米FinFET制程，然而业界认为该制程节点将面对极为复杂的技术挑战，要在2015年正式量产将有一定的困难度。包括电晶体通道大幅微缩将影响电子移动性，须导入新的电晶体通道材料取代传统的矽方案;且电晶体密度大增亦将垫高电路布局(Layout)难度，牵动晶圆厂进行大幅度的设计规范(Design Rule)和制程设计套件(PDK)修改。

为协助半导体产业跨越10奈米FinFET技术门槛，比利时微电子研究中心(IMEC)正快马加鞭研发下世代电晶体材料与电路互连技术，将以矽锗(SiGe)或三五族(III-V)材料替代矽方案，并透过奈米线(Nanowire)或石墨烯技术实现更细致的电路成型与布局。

IMEC制程科技副总裁An Steegen提到，除了10奈米以下制程技术外，IMEC亦全力推动18寸晶圆的发展，目前已有相关设备进入验证阶段。

IMEC制程科技副总裁An Steegen表示，目前16/14奈米FinFET技术成熟度已达到一定水准，全球主要晶圆代工厂均预计在2014?2015年投入量产;然而，下一阶段的10奈米技术则尚未明朗，原因在于电晶体通道大幅微缩后，传统矽材料将面临物理极限，使晶圆厂无法显著提升晶片效能;加上电晶体密度激增，相关业者亦须改良制造工具，以及电路布局的设计规范和PDK，势将增添量产制程发展的不确定性。

Steegen强调，为继续往下延伸摩尔定律，半导体供应链业者和技术研究单位正密切投入开发新一代半导体材料、设备、电路成型及布局方案。其中，IMEC已将电子移动性较佳的矽锗、锗、镓(Ga)或三五族化合物列为矽材料的优先替代选项，从而在电晶体通道愈趋紧密的前提下，持续提升电子驱动性能。

据悉，10奈米FinFET制程对设备、材料和临界尺度(Critical Dimension)控制等各方面都将带来新的要求，但尤以新材料研究较难掌握、耗时且影响层面大;因此IMEC遂将其视为布局重点，并于日前在日本举行的2013年超大型积体电路(VLSI)国际会议中，发表可应用于10奈米以下制程的锗/矽锗浅沟槽隔离(STI)方案，进而改善矽通道效能及可靠度不佳的问题。

此外，FinFET转向立体架构，晶圆厂为确保良率，亦须严格掌控离子扩散状况;对此，IMEC则以特殊探针(Probe)，开发类似电子显微镜的SSRM(Scanning Spreading Resistance Microscopy)方案，并提供相关机台设计支援与代测服务，让晶圆厂更精确掌握离子扩散时的细微变化与不良情形。

与此同时，IMEC亦从微影、电路成型和布局方案着手，期协助晶圆厂克服10奈米以下制程极其紧密的布线挑战。Steegen透露，针对10或7奈米制程方案，IMEC将采用奈米线或石墨烯电路互连技术，实现更细致的电路布局;目前正与晶圆厂合作夥伴携手定义新的设计规范和PDK，最快可望在7奈米制程导入奈米线，开启半导体技术发展新页。

至于微影技术方面，IMEC正与ASML致力于新世代EUV机台的验证，从而以单次曝光的形式，协助晶圆厂减轻多重曝光的繁复流程与昂贵成本，使10奈米以下量产制程更具经济效益。

Steegen指出，ASML每一版研发型EUV机台都会优先提供予IMEC测试，该公司预计于今年底推出的最新型设备亦将在近期进驻IMEC无尘室，进行细部调整与优化，以配合IDM和晶圆代工厂商的10奈米制程研发脚步。

显而易见，先进制程的演进已吸引整个半导体制造业的关注，并引来更多设备与新技术发展商机;然而，相关业者亦须配合终端产品发展方向，动态调整投资布局策略，才能顺利掌握IC设计客户的需求。

中低阶行动装置窜红　半导体业投资策略转弯

随着中国大陆中低价行动装置市场增温，高单价的高阶行动装置买气已明显趋缓，因而牵动半导体产业的投资策略转变。由于处理器厂纷纷将火力转向平均销售价格(ASP)较低的中低阶行动装置市场;因应此一趋势，晶圆代工业者也启动新的设备采购计划或提高自制比重，并利用已摊提完毕的八寸厂产线部署高毛利的高压特殊制程，以发挥更大的投资效益。

SEMI产业研究资深经理曾瑞榆指出，英特尔在行动处理器市场的表现将牵动整个半导体供应链的变化，系后续产业观察重点。

国际半导体设备材料产业协会(SEMI)产业研究资深经理曾瑞榆表示，中低阶行动装置市场售价不断下探，已为晶片商和半导体供应链业者带来沉重的降价压力。以目前中低阶手机应用处理器的平均价格来说，大多须低于30美元，或甚至压至10几美元的水准，才能取得中国大陆二线品牌厂或白牌业者青睐;而晶片商承受的价格压力势将转嫁一部分至半导体上游供应链肩上，因而驱动相关晶圆代工业者更加严格控管设备和材料采购成本。

举例而言，台积电近来积极推动设备及材料国产化，透过技术合作或政府科专计划，全力扶植台湾半导体设备和材料商，期进一步缩减从欧美、日本进口昂贵设备的成本;至于联电则活用八寸厂的产能，加紧开发高度客制化、毛利表现较佳的特殊制程，目前在行动装置液晶显示(LCD)驱动IC和电源管理晶片(PMIC)高压制程方面，产能几近满载，有助其提高获利。

至于三星亦善用其兼具逻辑、记忆体晶圆制造能力，以及面板和行动装置周边零组件的一条龙供应优势，更进一步祭出设备自制策略。曾瑞榆指出，韩国政府扶植国内半导体设备和材料供应商的政策相当明确，且已有不错成果，近来韩商在蚀刻(Etching)和化学机械研磨(CMP)设备技术迭有突破，配合三星投入发展三维晶片(3D IC)的脚步，可望加速商用，并协助三星进一步降低晶片生产成本。

曾瑞榆提到，在中低阶行动装置销售走强、高阶产品需求转淡一正一负的抵销下，今年半导体设备支出恐将较去年微幅下滑。就区域来看，除了中国大陆、台湾和日本地区的投资金额相对增加外，其他区域不是维持平盘就是短缩，足见中低阶行动装置热潮，已促使半导体产业投资重心倾向亚洲，尤以大中华区晶圆代工业者投资力道最强。

整体而言，晶圆代工产业将迈向两极化的发展，主要厂商将同时兼顾高阶先进制程投资布建，以及具成本效益且适用于中低价行动装置的特殊制程布局，启动一连串的资本支出调整策略，藉以在市场上寻求较佳的战略位置。