Silicon Labs PCI Express Gen 4时钟为数据中心 和消费类产品设计确立新的性能标杆

 中国，北京 - 2017年9月28日 - Silicon Labs日前宣布针对PCI Express^®(PCIe^®) Gen 1/2/3/4应用推出一系列具有业界最低抖动、最高集成度、最低功耗的时钟发生器产品。Silicon Labs新型Si522xx PCIe时钟发生器满足PCIe Gen 4的严格要求且提供20%的抖动裕度，同时为PCIe Gen 3抖动规格提供60%的抖动裕度。开发人员现在可以信心十足地采用Silicon Labs PCIe时钟设计出符合PCIe标准的解决方案，而且可以获得最大限度的抖动裕度，降低产品开发风险。

凭借兼容PCIe Gen 4和高达12路时钟输出，Si522xx时钟非常适合在数据中心应用中提供低抖动PCIe时钟生成和分发，无需添加额外的独立时钟缓冲器。除了提供一流的抖动裕度外，Si522xx时钟完全符合PCIe Gen 4通用时钟和独立展频分离参考（SRIS）架构。

Si522xx器件输出驱动器利用了Silicon Labs创新的推挽式HCSL技术，消除了采用传统恒流输出驱动器技术的PCIe时钟所需的片外终端电阻。内部电源滤波能够防止电源噪声降低时钟抖动性能，器件数量和占板面积与竞争解决方案相比减少30%。

设计电池供电应用（例如数码相机）的开发人员特别关注功耗。2路输出的Si52202时钟特别针对低功耗1.5-1.8V应用进行了优化，为PCIe应用提供业界最低功耗。它采用小尺寸3mmx 3mm 20-QFN封装，器件尺寸比竞争解决方案小45%。

Silicon Labs时钟产品高级营销总监James Wilson表示：“Silicon Labs持续推动PCI Express时钟的创新、性能和集成度。随着Si522xx系列产品的发布，我们现在可以完全满足整个PCIe应用需求，覆盖从服务器和存储到工业和消费类应用。”

由于时钟抖动是所有PCIe应用的关键设计参数，Silicon Labs为开发人员提供了免费的PCIe Gen 1/2/3/4抖动测量工具，请浏览网站：www.silabs.com/pcie-learningcenter