AMD开始优化 Zen2架构，新增多条指令！

AMD在去年、今年分别推出了14nm工艺的Zen架构及12nm工艺的Zen+架构处理器，也就是锐龙一代、锐龙二代，再下一步就是7nm工艺的Zen2架构了，不过这次会在EPYC服务器处理器上首发，消费级锐龙三代要延后一些，两个系列的产品都会在2019年发布。对于Zen 2架构，目前所知的信息还非常少，日前在GCC 9编译器中，AMD提交了一些新的代码，显示出Zen 2架构将会新增CLWB、RDPID及WBNOINVD多条指令，这也意味着AMD已经开始为Zen 2处理器的优化支持做准备了。

最新的GCC 9编译器功能开发会在11月份结束，phoronix网站报道称AMD日前发布了第一批支持Zen2架构的补丁，代号为Znver2。与Zen架构的Znver1代码相比，Zenver2使用了一样的成本表及调度数据，所以现在看不出有什么突破性的变化，但是通过Znver2可以看到AMD在Zen2架构中新增了几条指令：

- Cache Line Write Back (CLWB)

- Read Processor ID (RDPID)

- Write Back and Do Not Invalidate Cache (WBNOINVD)

这些指令不会是Znver2的全部，可能AMD现在还不想公布太多，但它将是Zen2处理器的一个新起点。

关于AMD的Zen2架构，现在所知的信息是在是很少，可以预见的是Zen架构使用的MCM多芯片体系不会变，EPYC 2代处理器的核心数还会更多，桌面版锐龙3代之前有爆料说是12核起步，不过大部分最关心的还是Zen2的IPC性能，同频下AMD的锐龙基本上不输英特尔处理器，但是现在的锐龙频率上限不如英特尔处理器，这也是Zen2及7nm工艺的一个看点。