2009年晶圆级封装趋势

专家认为，受持续增长的移动设备和汽车应用需求的驱动，晶圆级封装(WLP)将向I/O数更高和引脚节距更小的方向发展。2009年其他需要关注的WLP趋势还包括大功率和高精度精密器件、穿透硅通孔(TSV)、扇出和嵌入式闪存。

　　日月光公司(ASE，中国台湾省台北)工程部主任JohnHunt说，在日月光WLP的总体比例仍然偏低，占封装业务不到10%。但对WLP的需求却在增加。“我们看到那些从未使用过这种技术的客户正在从旧的封装形式转变到WLP，”JohnHunt说。“他们的终端客户正在这么要求，因此这种业务量是不断增长的。”

　　由于对高I/O数小型封装的需求增加，Hunt说WLP将会逐渐地占据传统的球栅阵列封装和引线框架的市场份额。

　　WLP意味着大多数封装工艺步骤将在晶圆级上进行。它被认为是芯片倒装封装的子集，只是引脚节距和焊料球稍大。它与封装内倒装芯片或板上倒装芯片的主要区别在于，WLP能够通过标准的表面贴装技术贴装到低成本基板上，而不是需要像倒装芯片封装那样使用一个插入板。

　　不断增长的需求

　　Hunt说便携式设备是WLP的市场驱动力，WLP的优点在于尺寸、重量和电气性能。“我们也注意到，由于汽车复杂性的增加，导致WLP在汽车应用中有所增长，”他说。“但是ASE和其他公司进行大规模量产的主要用于手持设备，比如移动电话、游戏机、PDA、照相机及其他消费者希望能放入兜里、轻易携带的设备。电性能频率越高，那么噪音越小、寄生效应越低，因此电池寿命更长点。我们都希望便携设备的电池电量能够持续更长时间。”

　　便携式系统驱动了对晶圆级封装的需求

　　封装业务咨询公司TechSearchInternational(德州奥斯丁)的总裁JanVardaman说，2009年WLP的热点将会是扇出型封装。“2009年，业内将会看到这些扇出型封装在移动电话中的首次商业应用，”她表示。越来越多的移动电话使用了卡西欧微电子(东京)的贴铜WLP技术。英飞凌(德国Neubiberg)开发了一项嵌入式晶圆级球栅阵列(eWLB)封装技术，也有望被一些公司采用，Vardaman说。

　　高I/O引脚数

　　WLP技术中对高I/O数量的需求正在增长。一两年前I/O数还在40-80的范围内，但现在测试中的I/O数已经攀升至192。Hunt透露，一些ASE的客户已经达到120或144，这正在成为一项真正的技术挑战。

　　“我们正在提升该技术的能力，”他说。“这要求我们改进聚合物系统，其原因是在再分布和再钝化过程中，聚合物充当了软垫。它消除了焊料球的部分应力，所以它的尺寸也相当关键。材料性质、金属成分和焊料合金的结构以及RDL和UBM的组装方式也十分重要。”

　　有必要做进一步的改进以使I/O数量达到200。这是产品实现量产的主要挑战。“越来越多的无线设备的I/O数目变得更高，”Hunt解释说。

　　“将蓝牙、FM收音机、TV调谐器和GPS单元整合到一个单独的芯片中将大大增加I/O数量，这是I/O数量增大的主要驱动因素。并且在高I/O的情况下获得相当的可靠性，这也是一项巨大的技术挑战。”

　　更小的引脚节距

　　在过去的几年中，引脚节距从0.5mm演变成0.4mm，现在的目标是0.3mm。“产业何时能发展到那里，很大程度上取决于基板何时能发展到那里。还没有人向我们要求0.3mm引脚节距的产品，但是我们一直被询问对它的工程评估。”Hunt指出，实现0.3mm的困难包括很难找到匹配的基板。“另一个问题是可靠性。每次引脚节距改变时，焊球尺寸也会随之缩减。很明显，你不能在窄引脚节距上继续使用大尺寸的UBM。但如果你缩小了UBM和焊球的尺寸，那么焊柱的支撑截面积也将降低；随之结构完整性下降，并将影响跌落测试的结果。”

　　然而，引脚节距从0.5mm转变为0.4mm时，ASE在温度循环性能上取得了进步，因为相同I/O数目下封装尺寸缩小了。对于更窄的引脚节距来说，封装尺寸不需要很大，因此到中性点的距离也下降了。Hunt说，这将导致节距收缩时温度循环性能的提升，但是跌落测试性能却有下降。因为主要用于便携式终端设备，所以跌落测试性能比温度循环性能更重要。人们经常会不小心跌落设备但却不经常把它们从-40°C的环境带到150°C的环境。

　　车载器件

　　在便携式WLP设备中，过去的要求是低功率但不要求大电流容量。“溅射薄膜足够好而无需进行电镀，”Hunt这样解释。“对于大电流的汽车应用和高精度的精密仪器，我们已经从溅射RDL和凸块下金属层(UBM)转为采用电镀，这样才能处理增加的功率和精密仪器所需的低电阻。”

　　TSV用于增加封装密度

　　在市场上出现的某些高密度应用中，ASE看到了对TSV的需求。“我们已经为晶圆级芯片尺寸封装(WLCSP)做了一些TSV样品，使我们能在WLCSP中进行封装上封装(PoP)，把另外一块

　　芯片或者WLP组装到WLP之上，”Hunt说。“我们的样品显示出该方案的可行性，但问题是：以目前的技术条件，在经济上这是否可行？这个问题仍在探索中。”

　　ASE自有在200mm晶圆上制作TSV的技术，但仍在工程研发阶段，尚未试图进行大规模生产。Hunt强调，它很可能会使成本增加，所以问题变成：折衷是否值得？“我们正在关注的另外一个趋势是将无源器件集成到WLCSP中，”他补充道。“这些器件将会进入再分布层，包括电感、不平衡变压器、匹配变压器，甚至是电容或电阻以提高设备功能。”

　　扇出

　　ASE从英飞凌得到扇出技术的授权。扇出是WLCSP技术的扩展，目前正处于验证阶段。ASE使用晶圆级工艺——但不是初始硅晶圆。“将晶圆上测试后已知性能良好的芯片切割下来，重新组装到辅助晶圆上，然后按照与硅晶圆相同的方法处理辅助晶圆，”Hunt解释道。“这将在初始硅芯片的限制范围之外创造出区域以放置焊料球。这意味着当你发展至65、45、32nm的技术节点时，你能够缩小硅的尺寸。你能够缩小芯片，将部分焊料球置于塑封材料之上，部分置于硅上。

　　我们正为英飞凌验证该技术，希望能够在2009年以aWLP的商标供应市场。它将扩展现有的WLP技术的能力，使之与倒装芯片芯片尺寸封装领域发生重叠。”

　　嵌入式闪存

　　另外一个趋势是用户正将闪存嵌入他们的设备。“对嵌入式闪存的要求是只能进行低温工艺，”Hunt说。“现今用于再分布和再钝化的聚合物——尤其是聚酰亚胺和苯并二唑类聚合物(PBO)——需要的温度是325-375°C。闪存理想温度要求低于200°C。”这需要引入在可靠性方面不亚于现存聚合物的新型低温固化聚合物。

　　其他挑战

　　最近一个新的挑战给ASE制造了意想不到的困难。当用户增加芯片的复杂度和密度时，更多的功能部分被封装进芯片中，且大都使用再分布的方法。“与密度增加同时发生的是，一些引线键合焊盘或硅芯片上的焊盘降低到UBM结构之下。因为那里没有了衬垫效应，而是一个高应力集中区域，因此会降低可靠性。增加密度时焊盘下的通孔会导致这个问题。我们正试图优化设计——不但在在硅芯片级别上，而且在再分布系统结构上，来调节落到高密度器件焊垫下方的通孔。”

　　大电流也可能在将来带来一些挑战。Hunt表示，有些ASE的终端用户希望得到比传统上ASE为便携式设备提供的大得多的电流。“我们将不得不增加RDL的厚度和UBM结构的性能以及选择具有最好电迁移性能的合金，”Hunt说“嵌入式闪存和扇出技术中我们需要低温聚合物。对于扇出技术，当晶圆被埋入塑料框架，塑料框架必须有与硅相似的较低的热膨胀系数(TCE)，现今的材料有低的固化温度适合做塑料框架。如果你试图将高固化温度的聚酰亚胺PBO放到RDL上，它会使辅助晶圆弯曲而无法处理。对于这种情形，我们也需要低固化温度的材料。这种材料是存在的，只是可靠性却不如高固化温度材料。”

　　可靠性是另一个需要被关注的问题。虽然它一直是一个问题，但过去人们却最关心温度循环。“每个人都从标准封装技术推断，并且将标准封装技术的规则应用于晶圆级封装，但是很明显，相对于温度循环性能，手持设备终端用户对跌落测试性能更感兴趣，”Hunt说。“现在我们也看到对于有键盘的设备需要增加弯曲测试，按压时它会使电路弯曲在其中产生应力。弯曲测试和跌落测试是主要因素，但我们不能排除温度循环测试，而且我们必须使这些高密度、高I/O的产品通过所有这些测试。”