EPADs研讨会:三维封装支持技术的现状与未来

日本电子封装学会下属、从事部件内置基片调查等业务的EPADs研究会于2009年9月3日举行了以“进化的三维封装及部件内置技术”为题的公开研讨会。在该研讨会上，5名演讲者介绍了半导体三维封装的现有技术以及5年后的未来技术。

首先，日本IBM东京基础研究所的佐久间克幸就力争今后5年实现半导体三维封装发表了演讲。佐久间表示，现有CMOS技术在功率密度上已至极限，时钟频率在2005年前后达到了顶峰。为了提高性能开始推进多核技术，但为了使性能达到最大，必须确保内存带宽。目前使用硅贯通电极的三维LSI的需求不断扩大。

佐久间介绍了硅的层叠及接合技术的现状。在层叠方面，充分利用以往技术薄化晶圆进行层叠的“Top-down（自上而下）方法”目前颇受关注。另外，对于芯片间的连接，佐久间表示，可将薄化晶圆的曲翘吸收掉的金属凸点最为合适。经剪切应力测试表明，铅焊锡的强度较高，锡铜焊点较脆。

WEISTI董事社长福冈义孝就使用硅贯通电极的三维LSI封装的一种、硅转接板进行了演讲。在配备多个LSI的硅转接板上，集成通过薄膜技术形成的L、C、R，为连接布线面和背面的外部电极，使用硅贯通电极。已试制出R使用铬薄膜时为2000μm×31.25μm、最大78000Ω，L为800μm见方、最大圈数为4.5圈，C为1mm见方、1.93nF的无源部件。

第三个登台的是从事半导体封装业务的新光电气工业开发统括部的小山昌一。小山介绍了使用内置底板的转接板的极限和解决方案。在光刻方面，由于会发生布线剥离，因此布线及布线间隔存在极限，需要应用半导体薄膜技术等。在通孔方面，用于服务器等终端用途时要对孔完全填埋，需进行利用周期脉冲反向电流（PPR，Periodic Pulse Reverse）的电镀处理。小山指出了介电体存在的课题，比如，介电体虽然具有成为硅转接板的可能性，但称为“Microball”的焊锡球无法完全吸收硅底板的扭曲及曲翘。

半导体封装使用部件内置基片

第四个和第五个登台的演讲者谈到了部件内置基片。目前，部件内置基片作为可通过现有技术实现的实质性三维LSI手段之一而广为人知。但实际上多被用作模块基片。用作模块基片时，具有下落冲击性及导热性出色等特点，在手机及车载等趋于模块化、要求可靠性的用途中，需求有望增加。

太阳诱电复合元件事业部EOMIN商品部的宫崎政志介绍了无源部件内置底板的薄型化等内容。该公司将向部件内置底板推出外形尺寸为1mm×0.5mm×0.3mm、静电容量为0.22μF的多层陶瓷电容（MLCC）。今后计划开发薄型、大容量化的MLCC，向部件内置底板推广。内置薄型产品时，具有可减小连接通孔所积蓄应力的优点。宫崎表示，目前在高度不足0.13μm的MLCC薄型化方面尚存在局限性，内置基片过渡至薄膜类的开发也在推进之中。

卡西欧微电子的若林猛介绍了在半导体封装中部件内置基片所受关注度越来越高的情况。关注度日益提高的原因主要有三个。一是用于PoP等时内置基片也可控制在1mm以下。二是可实现低廉价格。目前在低价位封装中大多采用以引线框实现封装背面的平面电极QFN，但将部件内置基片用作半导体封装则可进一步降低成本。三是能够实现无铅接合。比如，可通过利用激光的通孔形成电镀法来连接晶圆级CSP（WLP）。另外，还可自由设定半导体芯片的形状。由于无需线焊，因此还可将芯片细长化，便于配置平行于总线的布线。