MentorCEO:IC设计费用高达1亿美元
扫描二维码
随时随地手机看文章
由于等式偏离,要求EDA技术采用新的方式,嵌入式软件自动化(embeddedsoftwareautomation,ESA)来解决设计中的问题。
Rhines警告大家,由于许多IC器件的设计费用在未来3年内已达恐怖的1亿美元数量级,而几年之前到现在IC的设计费用还在2000-5000万美元。
Rhines在Semico的展望会上说设计费用高达1亿美元的数字对于EDA供应商将引起恐慌,因为这将威胁到设计师再也不敢购买设计工具。
按VirageLogic的IP库CEOAlexShubat的说法,不管如何EDA总是与等式有关,或者换一种方式来看这个问题,如Qualcomm公司在开发Snapdragon芯片中的非重复工程费用也高达6000万美元。
为了实现财务平衡,Qualcomm公司必须依每个芯片30美元,总量达600万颗。但是按Shubat看法,对于Qualcomm那样大牌的fabless,还必需考虑如下変数;1),市场需求有多大,2),设计中的复杂性,3)尚有许多项NRE非估计的成本需增加,4)市场总量TAM的缩小。
它认为可能的结局是利润降低。
除此之外,一家消费电子芯片制造商Quartics的CEO叫DerekMeyer认为,产品的寿命可能缩短至1-2年。它在Semico年会上说更低的入门费用意味看更多的竞争者再加上毛利率的压力。
Mentor的Rhines重述真正的问题不在硬件,它几乎是持平。IC设计费用高耸主要是由于嵌入式软件费用增加。
由此,在各个公司间平均来说软件开发费用要超出硬件费用1-2倍。所以必须攻克嵌入式软件自动化技术问题来解决上述难题。
按Mentor的CEO看法是把ESA的软件重复使用,自动化,如Linux,Android那样开放标准。
Quartics的Meyer提出一种新的Model称作为semicondutor3,0。作为此种model的一部分,它认为芯片制造商必须向Apple的iPhone学习,从以下多种渠道来增加附加值,1),硬件销售额提高;2),通过AT&T让客户支付服务费来间接增加服务销售额;3),通过产品销售之后的应用来增加软件销售额。