明导电子CEO:20nm工艺后 摩尔定律或失效

Mentor CEO认为：进入20nm、14/16nm及10nm工艺时代后，摩尔定律可能会失效，每个晶体管成本每年的下降速度不到30%，这导致企业面临的成本挑战会更加严峻。

明导电子董事会主席兼CEO Wally Rhines在9月3日于北京举行的Mentor中国论坛上指出，数字半导体工艺目前已进入28nm阶段，但制造企业一直以来都在应对来自成本方面的压力。Mentor的RET/OPC解决方案为中国的芯片代工厂提供了缓解成本压力的有效方法。

他认为，摩尔定律现在仍然有效，但只是“学习曲线——成本降低曲线”(见图1)的一种特例。进入20nm、14/16nm及10nm工艺时代后，摩尔定律可能会失效，每个晶体管成本每年的下降速度不到30%，这导致企业面临的成本挑战会更加严峻。

图1 学习曲线是一条成本持续降低的曲线。

以下4类企业①供应链商：芯片生产、光刻和掩膜制造、装配、自动测试等半导体设备制造商及EDA软件商;②代工厂;③芯片设计商④电子产品整机商，这些厂商的利润会受到不同程度的较大挤压。而在以往10年间，前三类厂商的边际毛利基本保持在20~50%，电子产品整机商稍低，约在10%。

只有通过不断的技术创新，提高产能，降低成本，才有可能保护现有的利润空间。

对于20nm以下工艺，Mentor得到了台积电等的多种合作支持。

台积电在20nm工艺的DRC设计规则优化中，采用Calibre PERC工具，可以缩短签发(Signoff)运行时间。

Calibre物理验证平台已经通过台积电16nm FinFET工艺的设计参考手册(DRM)第0.1版与 SPICE 模型工具认证。

Calibre RealTime平台支持Cadence的Virtuoso6.1.5版，及Synopsys的Laker OA/DB。在20nm布局方面，生产率可提高25%~100%。

台积电在20nm光刻工艺检查(LPC)中将采用明导电子统一DFM引擎中的Calibre图形匹配工具。

台积电的3D IC/硅通孔流程，即CoWoS(Chip on Wafer on Silicon)，采用Mentor的设计、验证、热管理和测试解决方案。

另外，Rhines指出，EDA在发展节奏上，相对其他行业有1-2年的缓冲期，因此2013年中国及全球经济增长放缓不会马上对EDA行业造成影响。不过他并未明示将采取何种措施应对未来1、2年可能出现的不利影响。

Rhines分析预测，2013年，EDA行业成长势头很乐观，尤其是硬件仿真器和IP这两个领域。Veloce硬件仿真器在上半年的订单已达2012年全年销售额之和，第二季度和上半年订单量分别同比增长70%和85%。功能验证工具和Calibre物理验证/后端验证工具，在第二季度分别同比增长 156%和140%。

他总结硬件仿真器旺销的原因时指出，现在微处理器厂商已不在运行速度上大做文章了，基本达到1-3GHz即可。他们更重视多核技术，而在这方面，软件仿真从性能上来看没有技术优势，因此只有硬件仿真能获得市场机遇。

谈到中国市场的重要性时，Rhines表示，大陆市场份额占明导电子全球总营收的8%，其中还包括外资公司部分。若剔除这部分，本土企业的需求相对较低，主要因为大陆设计公司的水平与欧美的差距很大。不过，路只能一步一步走，芯片设计和制造领域没有捷径可寻，要靠长期积累。

本文由收集整理