Excellicon工具被灿芯采用，用以缩短时序收敛过程加快交付

Excellicon工具很好的帮助灿芯半导体生成灵活的、客制化的、符合成本效益的设计流程，以便缩短复杂芯片的设计开发时间，该工具可以满足复杂的时序约束开发、验证和管理需求。Excellicon工具有望加快时序收敛过程并消除设计和实现工程之间无数次迭代，提高半导体开发的效率和满足高品质产品快速上市的需求。采用Excellicon工具，可以有效缩短开发时间，而不会牺牲设计质量。

灿芯半导体IP副总裁庄志青博士说：“我们多年来一直在寻找时序约束分析和签收的全面解决方案，评估了市场上的很多时序约束解决方案和供应商，终于在去年我们找到了Excellicon，他们的工具对于我们构建时序收敛方法学提供坚实的基础。 Excellicon的工具使我们能够解决时序开发过程中的难点， Excellicon的ConMan可以实现真正的RTL级别的时序约束生成与后端工程的无缝交付，并通过ConCert完成最终的签收，使得用于时序收敛的时间缩短约70%，这是一个重大的改进。”